社区标签 FPGA-CPLD-ChipDebug-第521页

标签

FPGA-CPLD

帖子数

2.1W+

阅读量

29.6W+

等级-LV1-ChipDebug

7年前发布1次阅读

我可以使用的ByteBlaster ^TM电缆MAX \ + ^PLUS®II软件的UNIX工作站版本？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布23次阅读

NicheStack TCP / IP协议栈 – 不再支持Nios II版

使用NicheStack TCP / IP协议栈 - Nios II版可能会遇到问题。例如，您可能会看到类似于以下内容的错误： inet startup error: unable to find any working interfaces panic: IP dtrap - needs breakpoint NicheStack可能会出现其他意外行为，与此示例不同。 ...

评分

等级-LV1-ChipDebug

7年前发布5次阅读

我可以使用逻辑分析仪接口编辑器分配引脚吗？

由于Quartus®II10.0及更高版本中的问题，无法使用逻辑分析仪接口编辑器创建逻辑分析仪接口（LAI）引脚分配。解决/修复方法要解决此问题，请使用以下步骤在Pin Planner中创建LAI引脚分配：打开逻辑分析仪接口编辑器，然后为Setup View下拉菜单选择Pins。打...

评分

等级-LV1-ChipDebug

7年前发布14次阅读

为什么我的RTL推断RAM在Quartus II软件版本13.1中使用的寄存器比以前的版本多？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布1次阅读

Altera是否符合QC 080000证书？

Altera未注册（或认证）到QC 080000.IECQ HSPM QC 080000使用与ISO 9001相同的结构和词汇编写。解决/修复方法

评分

等级-LV1-ChipDebug

7年前发布4次阅读

为什么我不能在MegaWizard®插件管理器中找到我的Nios®嵌入式处理器内核？

当您安装了Nios嵌入式处理器MegaWizard插件管理器，它们只与最后注册版的Altera®软件集成。因此，如果你有Quartus®II软件的多个版本，您可能需要手动更新的MegaWizard目录中与Altera软件的所有版本整合。为此，请将/altera/excalibur/sopc_builder_X_X/sop...

评分

等级-LV1-ChipDebug

7年前发布6次阅读

为什么GNU编译器在编译期间优化了我的源代码部分？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布45次阅读

当我确保启用无干扰切换时，为什么在Cyclone III器件的时钟控制模块的输出端口上看到毛刺？

Quartus®II软件9.0 SP2及以前的版本中存在一个错误，它会影响Cyclone®III器件altclkcntrl宏功能中的“确保无故障切换实现”。如果选择此选项，请关闭megawizard，然后打开altclkcntrl实例，您将看到未选中“确保无故障切换实现”。由于此错误，MegaWizard™...

评分

等级-LV1-ChipDebug

7年前发布11次阅读

在串行配置器件（EPCS）和Cyclone III器件之间的接口中，有哪些推荐的肖特基二极管用于有源串行（AS）配置方案？

的Altera®建议使用肖特基二极管，其具有相对较低的正向二极管电压（VF）比开关和齐纳二极管，用于有效的电压钳位。该二极管应具有低结电容。基于该音符图10-7和图10-29中配置Cyclone III器件（PDF）二极管必须放在尽可能接近到Cyclone®III器件。因此，...

评分

等级-LV1-ChipDebug

7年前发布6次阅读

错误：“网络许可错误：无法检查运行MAX + PLUSII软件所需的MainWin许可证 – 所有功能都将被禁用。”

对于UNIX客户端的MAX + PLUS®II许可证需要altera_mainwin FEATURE为MAX + PLUS II软件9.1和更高的生产线。如果UNIX客户端访问的许可证文件中未包含mainwin FEATURE行，则会发生此错误。要更正此错误，请通过Altera网站申请新的许可证文件。

评分

等级-LV1-ChipDebug

7年前发布3次阅读

如果仅使用Quartus II编程器将设计安全密钥编程到Altera器件中，是否需要启用设计安全功能的许可证文件？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布3次阅读

为什么FLEX 10KE器件可用的最大I / O引脚数小于等效FLEX 10K或FLEX 10KA器件可用的最大I / O引脚数？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布1次阅读

为什么在仿真双端口RAM设计时会得到错误的结果？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布5次阅读

我是否需要将PLL时钟输入抖动值添加到由PLL时钟输出的derive_clock_uncertainty sdc命令创建的不确定性值中？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布5次阅读

为什么我在Quartus II中使用DPA通道超过25行的Stratix II器件得到拟合误差
软件版本5.0及更高版本？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布30次阅读

错误（292019）：核心Nios II处理器（6AF7_00A2）未启用当前器件系列

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布10次阅读

参数设置报告缺少Quartus Prime Pro Edition软件中的综合部分

当您编译的Arria®10的设计在Quartus®总理专业版软件，请注意编译流程的综合步骤不会生成参数设置的报告。解决/修复方法没有。这个问题将在Quartus Prime Pro Edition软件的未来版本中得到解决。

评分

等级-LV1-ChipDebug

7年前发布8次阅读

ncvhdl_cg：* internal *（无效的情况 – nextVectorParamTemp（））

在NC-SIM仿真器版本5.1拟订的Quartus®II生成网表时P005可能会发生此内部错误。这个内部错误已经在NC-Sim仿真器版本5.1 s010中得到修复，该版本是Quartus II软件4.1支持的版本。

评分

等级-LV1-ChipDebug

7年前发布26次阅读

为什么我收到意外的JTAG ID代码错误？

您可能会收到一条错误消息，如：错误：无法配置器件。器件1的预期JTAG ID代码0x029030DD，但发现JTAG ID代码为0x029FB0DD。 MSEL引脚设置无效可能导致此错误。解决/修复方法有关有效的MSEL引脚设置，请参见相应的器件手册。相关解决方案当使用预配置BSDL...

评分

等级-LV1-ChipDebug

7年前发布2次阅读

应用笔记39（Altera器件中的IEEE 1149.1（JTAG）边界扫描测试）的图2中描述的专用系统内可编程性（ISP）和在线可重配置性（ICR）寄存器的用途是什么？

专用寄存器仅用于通过系统内编程或在线重新配置将地址或数据加载到器件中;它们不用于边界扫描测试。对于联合测试操作组（JTAG）配置和编程，Jam文件（ .jam ）或Jam字节代码文件（ .jbc ）包含这些寄存器的所有必要数据和指令。

评分

等级-LV1-ChipDebug

7年前发布16次阅读

如何最大限度地缩短Cyclone III器件的上电复位（POR）时间？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布8次阅读

为什么在SOPC Builder系统生成期间不会自动生成唯一的系统ID值？

从Quartus®II10.1版开始，用户需要以十进制或十六进制格式输入系统ID的唯一值。例如，您可以在十六进制中输入十进制值，如1234567890或0x499602D2。 SOPC Builder中的System ID组件参数编辑器错误地指出“每次生成系统时都会分配唯一ID”。本文计划在Quartu...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

内部错误：子系统：CDB_ATOM，文件：/ quartus / db / cdb_atom / cdb_atom_sys.cpp，行：3572

由于Quartus®Prime软件版本15.1中的问题，当您同时打开后映射视图网表查看器和芯片规划器时，您可能会看到此内部错误。解决/修复方法要避免此错误，请不要同时打开post map view netlist viewer和chip planner。计划在Quartus Prime软件的未来版本中修复此...

评分

等级-LV1-ChipDebug

7年前发布7次阅读

我可以使用Nios的First Silicon Solutions（FS2）调试工具和硬件 II？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布10次阅读

为什么在尝试编译加密的IP内核时会收到错误消息“节点实例核心实例化未定义的实体<核心实体名称>”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布25次阅读

如何阻止所有警告被视为DS-5中的错误？

如果从Makefile中删除-Werror complier选项，则警告不会被标记为错误。解决/修复方法要进行此更改，请按照以下步骤操作在Project中打开Makefile，在Eclipse中查看DS-5 Altera版的视图找到CFLAGS宏删除“-Werror”选项。

评分

等级-LV1-ChipDebug

7年前发布7次阅读

片上匹配（OCT）校准在ALT_OCT宏功能中不可用

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布7次阅读

如果您尝试使用低速时钟驱动PLL输入，Quartus II软件会错误地阻止Cyclone IV GX的连接

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布25次阅读

为什么我的Cyclone V SOC板无法从QSPI或FPGA启动？

解决/修复方法正确的设置是在记录的Cyclone®V器件手册，卷3：硬核处理器系统技术参考手册，第八章第一节A.启动与配置正确的设置如下所示： 0x1 - 从FPGA启动 0x7 - 从QSPI启动此问题将在文档的未来版本中得到解决。

评分

等级-LV1-ChipDebug

7年前发布126次阅读

在Qsys中添加Nios II处理器时显示的错误消息

使用Qsys软件将Nios II处理器添加到系统时，可能会遇到以下错误消息： Error: nios2_qsys_0: "Reset vector memory" (resetSlave) out of range Error: nios2_qsys_0: "Exception vector memory" (exceptionSlave) out of range Error: nios2_qsys_0: Reset s...

评分

上一页 1…519 520521522 523…686 下一页跳转