社区标签 FPGA-ChipDebug-第9页

标签

FPGA

帖子数

2.7W+

阅读量

48.9W+

等级-LV1-ChipDebug

6年前发布79次阅读

为什么LATTICE EPC5 FPGA的sdrdes通过SCI写进去的值和读出来的值不一致？

为什么LATTICE EPC5 FPGA的sdrdes通过SCI写进去的值和读出来的值不一致？-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布413次阅读

LATTICE FPGA USB3.0 UVC方案verilog源代码音频卡顿问题求助

我们用latticeu uvc方案现在发现音频接有的高清播放器他会卡顿。我们抓取usb的isoc数据，发现我们的数据是1692和1880交替，实际按uvc应该是稳定传输1920数据。下面的数据是我们的，另外一端是抓取和我们一个方式的其他家卡他稳定1920.gpif_sf_cntl.v中 373行...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布100次阅读

LATTICE FPGA XO3烧录用的SPI口，是不是就是EFB hardened的那个SPI？

兄弟们，我看了下xo3的这个图，我们烧录用的SPI口，是不是就是EFB hardened的那个SPI？
就是说，这里面只有一个harden的SPI?

LATTICE FPGA XO3烧录用的SPI口，是不是就是EFB hardened的那个SPI？-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布84次阅读

LATTICE FPGA 有人用过软jtag调试reveal吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布102次阅读

Debian 4.9.88也适用于Diamond 3.10-sp2吗？为什么这只有超级用户可以使用？

评分

等级-LV2-ChipDebug

6年前发布40次阅读

EDIF2NGD工具：警告 – 找不到支持的属性qual_imvar_name – 忽略…如何清除此警告？

评分

等级-LV2-ChipDebug

6年前发布157次阅读

Hard-DPHY可以接收没有MIPI协议的SLVS 200信号吗？

评分

等级-LV2-ChipDebug

6年前发布109次阅读

为什么在Analyze过程中使用像MaxPool >> MaxPool >> Convolution这样的简单NN模型会出现NN编译错误？

评分

等级-LV2-ChipDebug

6年前发布104次阅读

XO3数据手册第50页第3.12节（sysI / O单端直流电气特性）中的表3.11显示了IOL max和IOH max。这些是否超过PVT（工艺，电压，温度）？ PVT目前是否有最低规格？

评分

等级-LV2-ChipDebug

6年前发布41次阅读

想要更新器件中的比特流并加密比特流让它只能在自己的产品上使用，那么CrossLink器件中是否有这样的解决方案？如果是，在哪个文件中有说明？

评分

等级-LV2-ChipDebug

6年前发布83次阅读

HW-USBN-2B下载线在使用中被烧坏了，它是否不支持5V IO，应该直接使用旧的HW-USBN-2A下载线替代吗？

评分

等级-LV2-ChipDebug

6年前发布198次阅读

lattice fpga reveal错误：“无法调试器件：请检查电缆连接或显示比特流插入”。怎么解决这个？

评分

等级-LV2-ChipDebug

6年前发布134次阅读

Compact CNN IP可以处理多少Conv2d内核大小？

评分

等级-LV2-ChipDebug

6年前发布25次阅读

XO系列的配置大小是多少？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布29次阅读

桥接器是否可以独立于具有不同分辨率的两个摄像头使用，还是有一些限制，为CSI-2提供输出？

具有不同的时钟速度并不能保证它能正常工作。时钟速度随分辨率而变化，这可能会在IP中实现时产生问题。我们的2对1合并IP要求2个输入具有相同的分辨率和时钟频率。我们有一个虚拟通道参考设计，可以支持不同的分辨率输入，但它不会合并两个输入图像。

评分

等级-LV2-ChipDebug

6年前发布41次阅读

为什么在使用SSPI模式编程NVCM的部署工具转换期间遇到错误？

请导出.ted文件，该文件位于Lattice Diamond软件过程选项卡中，并用于SSPI NVCM程序，验证。 Crosslink NVCM Program，仅验证支持（.jed）文件。我尝试了.jed而不是.bit并且它成功构建。

评分

等级-LV2-ChipDebug

6年前发布27次阅读

如何禁用VITAL Glitch警告？

当他们从Diamond运行仿真时，会在仿真文件夹中创建一个扩展名为.ado的TCL文件。他们可以通过将+ noglitchmsg添加到完整的vsim行来修改此文件。他们可以重命名编辑过的文件，以免被Diamond意外覆盖。然后他们可以像这样运行：do tcl \ .ado

评分

等级-LV2-ChipDebug

6年前发布72次阅读

客户自制的基于FT2232H的编程器是否受Lattice Diamond Programmer软件的支持？

莱迪思正在使用FTDI芯片或FT2232H，因此从技术上讲，莱迪思Diamond编程器应该认识到可用的客户制造的FT2232H编程器。通过使用Lattice Diamond Programmer软件，您可以使用莱迪思编程器读取和编程器件。

评分

等级-LV2-ChipDebug

6年前发布34次阅读

Crosslink在主SPI中使用哪种串行SPI模式来配置SPI Flash？我指的是SPI规范的CPOL和CPHA约定。

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布28次阅读

我们如何从MachXO2代码中评估当前的JTAG模式？

无法使用verilog / VHDL检测JTAGENB，此功能用作启用和禁用JTAG状态的开关。在帮助选项的Primitives List中，JTAGF - 一个原语用于提供对FPGA结构内部JTAG信号的访问，这是最接近的命令代码，可用于访问结构中的JTAG。

评分

等级-LV2-ChipDebug

6年前发布34次阅读

虽然它在仿真中工作，但似乎I2C硬核IP在实际器件中不起作用。怎么解决？

这是Radiant 1.0的已知问题。更新到Radiant 1.1转发将解决此问题。

评分

等级-LV2-ChipDebug

6年前发布14次阅读

如何在生成IP或运行Diamond Flow时解决Diamond Tool挂起问题？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布14次阅读

还有其他方法来验证Diamond安装历史吗？

另一种检查和验证安装历史记录的方法是通过数据文件夹下的ispsys.ini .Eg：[安装路径] \ lscc \ diamond \ 3.11_x64 \ data

评分

等级-LV2-ChipDebug

6年前发布59次阅读

如何在Linux服务器上安装Lattice Diamond / Radiant？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布14次阅读

颜色：＃2F5496; mso-ansi-language：EN-US“>为什么在Lattice参考设计中启用了只读属性？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布35次阅读

如何在Linux下成功安装Diamond SP3？

请确保您使用的是RED HAT环境其他Linux环境我们无法支持我们必须通过2个步骤才能成功安装SP3软件的安装包括两个步骤：（1）安装Diamond 3.10 Base命令行如下.cd到Diamond 3.10 Base安装程序所在的目录。 sudo rpm -ivh --prefix / tool / cbar / apps_k26_g21...

评分

等级-LV2-ChipDebug

6年前发布16次阅读

为什么“错误：core0无法触发”错误出现在JTAG链上的多个器件的Reveal中？

这是一个已知问题，Reveal有时会因JTAG链上的多个器件而失败。开发人员已经在Diamond 3.11中解决了这个问题，但至少在几个月内还没有解决。解决方法是使用独立的Reveal 3.5使用JTAG服务器而不是当前的有线服务器。

评分

等级-LV2-ChipDebug

6年前发布106次阅读

Zynq UltraScale + MPSoC – Mali GPU – 当DRM格式设置为DRM_FORMAT_YUYV时，为什么在EGL应用程序中看到失真的结果？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布70次阅读

SDFEC v1.1（Rev2）和LDPC编码器/解码器v2.0（第2版） – Vivado 2018.3中SD-FEC v1.1和LDPC编码器/解码器v2.0版本的补丁更新

问题描述此答复记录包含有关Vivado 2018.3中SDFEC IP v1.1（Rev 2）和LDPC编码器/解码器IP v2.0的必要补丁更新的信息。 Vivado 2019.1及更高版本不需要它。解决/修复方法此修补程序解决了以下问题：基于处理器的IP示例设计的SDK项目构建无法成功完成，错误...

评分

等级-LV2-ChipDebug

6年前发布42次阅读

Vivado 2018.3战术补丁 – 无法下载Vivado 2018.3中U280-ES1外壳的布线器补丁

问题描述针对2018.3的U280-ES1外壳设计可能会遇到“无法下载”，如下面XRT所述： [2862.779407] icap.m icap.m.33793：icap_download_user：YYY_DEBUG BR :: 7421952 NCR :: 1024 BL :: 67121672 解决/修复方法问题是由于部分重新配置pr_verify阶段失败。布...

评分

上一页 1…7 8910 11…889 下一页跳转