社区标签 xilinx-ChipDebug-第137页

标签

xilinx

帖子数

2W+

阅读量

32.4W+

等级-LV1-ChipDebug

8年前发布3次阅读

8.2i IP更新＃2 – CORE Generator ISE 8.2i IP更新2（8.2i_IP2）的发行说明和已知问题

问题描述解决/修复方法此IP更新版本中包含的IP版本说明和已知问题：（Xilinx答复23897） RocketIO向导v1.2 （Xilinx答复23849） LogiCORE块存储器生成器v2.2 （Xilinx答复23848） LogiCORE分布式存储器生成器v3.2 （Xilinx答案23847） LogiCORE FIFO Genera...

评分

等级-LV1-ChipDebug

8年前发布6次阅读

8.2i EDK – 我已经将项目从7.1增加到8.2;现在我的BRAM PORTB接口不再正确地连接到我的逻辑

问题描述我已经将一个项目从EDK 7.1升级到EDK 8.2，其中我使用BRAM块的端口B连接到我自己的用户逻辑核心。我可以通过在MPD文件中使用BUS_INTERFACE命令将BRAM PortB连接到逻辑，方法是将bram_block和逻辑中的公用名分配给总线接口。例如：我的BRAM块在MHS...

评分

等级-LV1-ChipDebug

8年前发布3次阅读

8.2i EDK – 观察点的推断不正确

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布2次阅读

8.2i EDK – 用于仿真的“system_init”文件遇到各种问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布6次阅读

8.2i EDK – 在系统装配视图中配置IP时，XPS可能会崩溃

问题描述当我在系统装配视图中右键单击一块IP时，XPS崩溃。解决/修复方法最新的EDK 8.2i Service Pack中已修复此问题，可从以下位置获得： http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

评分

等级-LV1-ChipDebug

8年前发布5次阅读

8.2i EDK – 版本管理向导无法正常完成

问题描述使用8.2SP1打开8.2项目时，将启动版本管理向导。如果取消版本管理，则可能会显示以下消息： “MdtGuiException :: OldSpVersion version = 8.2” 解决/修复方法最新的EDK 8.2i Service Pack中已修复此问题，可从以下位置获得： http://www.xilinx.com...

评分

等级-LV1-ChipDebug

8年前发布4次阅读

8.2i EDK – 当没有硬件乘法器时，mb-gcc不再优化小乘法运算

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布3次阅读

8.2i EDK – Service Pack 1中修复的各种SDK问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布7次阅读

8.2i EDK – Flashwriter找不到mb-objdump

问题描述 Flashwriter找不到mb-objdump因此无法工作。解决/修复方法最新的EDK 8.2i Service Pack中已修复此问题，可从以下位置获得： http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

评分

等级-LV1-ChipDebug

8年前发布3次阅读

LogiCORE PCI Express入门套件 – 使用JTAG下载比特流后，设计似乎不起作用

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布2次阅读

LogiCORE SPI-4.2（POS-PHY L4）v8.2 – 8.2i IP更新2的发行说明和已知问题（8.2i_Ip2）

问题描述本发行说明适用于8.2i IP Update 2中发布的SPI-4.2（POS-PHY L4）v8.2内核;它包含以下信息： - 新功能 - Bug修复 - 一般信息 - 已知的问题有关安装说明和设计工具的要求，请参阅（Xilinx答复23831）。解决/修复方法 v8.2中的新功能 - 支持速度等级...

评分

等级-LV1-ChipDebug

8年前发布1次阅读

LogiCORE FIFO Generator v3.2 – 8.2i IP更新2的发行说明和已知问题（8.2i_Ip2）

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布2次阅读

LogiCORE分布式内存生成器v3.2 – 8.2i IP更新2的发行说明和已知问题（8.2i_Ip2）

问题描述（Xilinx答复23831）。解决/修复方法 v3.2中的新功能v3.2中的已知问题（Xilinx答复21393） - 当生成大型分布式内存生成器IP时，CORE Generator内存不足并无法生成

评分

等级-LV1-ChipDebug

8年前发布4次阅读

LogiCORE RapidIO v4.1 – 9.1i IP Update 1的发行说明和已知问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布17次阅读

8.2i EDK – 使用Cadence NCSIM仿真器有哪些限制或限制？

问题描述使用Cadence NCSIM仿真器有哪些限制或限制？ - 从EDK 8.2.01i开始，Xilinx不完全支持NCSIM的IUS5.7之前用于RTL级仿真的任何版本（在VHDL和Verilog中）。 - 此问题是由旧版NCSIM中的限制引起的。 - 如果您安装了ISE 8.2.02i（ISE 8.2i Service Pack 2...

评分

等级-LV1-ChipDebug

8年前发布2次阅读

MIG Virtex-4 FPGA – 在MIG v1.5之后更改Virtex-4 FPGA内存控制器的读取捕获时序

问题描述读取MIG Virtex-4 FPGA内存控制器设计的捕获时序必须考虑IDELAY组件中与模式相关的抖动。这在Virtex-4 FPGA数据手册中表示为tIDELAY_JIT，并指定为用于非周期性输入模式的每个IDELAY抽头最大12 ps峰 - 峰值。解决/修复方法由于Virtex-4 FPGA直接时钟...

评分

等级-LV1-ChipDebug

8年前发布2次阅读

8.2 EDK，RTOS – EDK为Wind River VxWorks 5.5生成的BSP在bootrom中包含错误

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布1次阅读

LogiCORE CAN – 主机在环回或睡眠模式下可以读取不正确的值

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布1次阅读

8.2i EDK- opb_iic_v1_01_d，最新补丁包括软件驱动程序可供下载。

问题描述 1.最新的补丁防止SCL状态机在传输最后一个数据字节期间从机无ac时卡住。这种改变是必要的，以避免在传输数据时过早产生停止条件。 2.更改数据设置时间，使其不会干扰IIC规范强加的保持时间要求。 3.修复了驱动程序中的TxErrorHandler函数，以便即使...

评分

等级-LV1-ChipDebug

8年前发布2次阅读

8.2i安装 – 尝试安装IP更新＃1时，会出现错误消息：“您当前的安装包含一个较新的Service Pack ……”

问题描述关键词：ISE，CORE Generator，Solaris，Windows，Linux 解决/修复方法

评分

等级-LV1-ChipDebug

8年前发布2次阅读

8.2i EDK-IP /处理器 – “错误：Xst：2587 – 实例中Portof的类型不同……”

问题描述在Platform Studio中，我在plb_pci核心内部得到以下综合错误。 PCI源代码是加密的，因此我无法进行调试。 “错误：Xst：2587 - 实例<I_Fifo_near_full>的端口<B>在定义<equality_cmpr>中具有不同的类型。具有泛型的实体<equali...

评分

等级-LV1-ChipDebug

8年前发布9次阅读

8.2i速度文件/定时Virtex-5 – 与8.2isp1相比，8.2isp2中的时钟偏差更大

问题描述关键词：服务包，降额，因素解决/修复方法

评分

等级-LV1-ChipDebug

8年前发布4次阅读

8.2i MAP – 什么是布线？

问题描述关键词：布线，直通，mrp，进位，MUX，.mrp 解决/修复方法

评分

等级-LV1-ChipDebug

8年前发布1次阅读

LogiCORE PCI Express和PCI Express PIPE – 生成TLP和MSI数据包时是否保留了TLP顺序？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布4次阅读

8.2i Virtex-4 PAR – 当我尝试多路复用全局信号时布线器出现拥塞警告失败

问题描述我实现了8：1多路复用器，可以从多个全局时钟中进行选择。多路复用器成功实现为宽门结构，但即使设计的利用率很低，布线器仍然会出现以下拥塞警告。 “警告：布线：438 - 布线器检测到由于本地拥塞导致的不可布线情况。布线器将完成设计的其余部分，...

评分

等级-LV1-ChipDebug

8年前发布5次阅读

8.2i EDK – FPU协处理器锁定

问题描述 APU控制器中的问题影响APU-FPU。在极少数情况下，结构协处理器总线上的某些事务是格式错误的，这会导致数据损坏或同步丢失，从而导致系统锁定。解决/修复方法 FPU协处理器计划在EDK 8.2i Service Pack 2中修复。此修复程序需要支持删除某些非关键功...

评分

等级-LV1-ChipDebug

8年前发布3次阅读

LogiCORE CAN v1.4 – 8.2i IP更新2的发行说明和已知问题（8.2i_Ip2）

问题描述（Xilinx答复22155）解决/修复方法（Xilinx答复23865）。

评分

等级-LV1-ChipDebug

8年前发布18次阅读

XAPP606 10千兆位媒体独立接口（XGMII）参考设计 – 无法在Web上找到，并且此文档的Web链接不起作用

问题描述我注意到有应用笔记“10千兆位媒体独立接口（XGMII）参考设计”（XAPP606）的参考和链接，但我无法在任何地方找到此文档，并且链接不起作用。此应用说明是否仍然可用，我在哪里可以找到它？我在哪里可以获得XGMII的参考设计？解决/修复方法 Xilinx网...

评分

等级-LV1-ChipDebug

8年前发布2次阅读

Virtex-5 PLL – 当REL引脚未使用时，LOCKED不会变为高电平

问题描述从8.2i sp2开始，如果未使用，架构向导将PLL_ADV原语的REL端口绑定为高。在此版本（和以前的版本）中，设计工具必须将REL引脚连接为高电平才能使PLL正确锁定。在8.2i sp3（及更高版本的设计工具）中，PLL_ADV的REL引脚必须保持未连接状态，或者在REL...

评分

等级-LV1-ChipDebug

8年前发布6次阅读

LogiCORE 8b / 10b解码器和编码器 – LogiCORE 8b / 10b编码器和解码器是否支持Virtex-5，Spartan-3E或Spartan-3A？

问题描述 LogiCORE 8b / 10b编码器和解码器是否支持Virtex-5，Spartan-3E或Spartan-3A架构？解决/修复方法 CORE Generator的8b / 10b编码器和解码器内核不支持这些架构，不会进一步更新。但是，核心现在作为参考设计提供，它将支持任何架构。这两个参考设计...

评分

上一页 1…135 136137138 139…652 下一页跳转