首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
1116
更多资料
搜索内容
XYShaoKang
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
3
版块
0
帖子
21
粉丝
0
发布
21
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
XYShaoKang
4年前更新
40次阅读
关注
FPGA学习、一起来了解一下FIFO！
一：fifo是什么
FIFO的完整英文拼写为FirstIn First Out，即先进先出。FPGA或者ASIC中使用到的FIFO一般指的是...
FPGA常见问题
评分
回复
分享
XYShaoKang
4年前更新
35次阅读
关注
浅谈FPGA、ARM、ASIC及SOC的区别？
1、ASIC
ASIC即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。目前用CPLD（复杂可编程逻辑器件）和 FPGA（现场可编程逻辑门阵列）来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫...
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
12次阅读
关注
FPGA设计方法比ASIC好在哪里
一旦仅用于胶合逻辑，FPGA已经发展到可以在单个器件上构建片上系统（SoC）设计的程度。门和功能的数量急剧增加，以与传统上仅通过ASIC设备提供的功能相竞争。本文介绍了FPGA设计方法优于ASIC的一些优势，包括早期上市，轻松过渡到结构化ASIC，以及降低NRE成本...
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
24次阅读
关注
带你深入了解GPU、FPGA和ASIC
人工智能包括三个要素：算法，计算和数据。对人工智能的实现来说，算法是核心，计算、数据是基础。在算法上来说，主要分为工程学法和模拟法。
工程学方法是采用传统的编程技术，利用大量数据处理经验改进提升算法性能；模拟法则是模仿人类或其他生物所用的方...
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
106次阅读
关注
FPGA, CPU, GPU, ASIC区别，FPGA为何这么牛
一、为什么使用 FPGA？
众所周知，通用处理器（CPU）的摩尔定律已入暮年，而机器学习和 Web 服务的规模却在指数级增长。
人们使...
+22
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
21次阅读
关注
AMD 将用可编程逻辑和赛灵思的其他IP做什么？FPGA，何去何从？
【AMD 将用可编程逻辑和赛灵思的其他IP做什么？】AMD 以及数据中心的任何主要芯片设计师都不清楚他们从第三方获得了多少 IP 块的...
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
66次阅读
关注
FPGA知识及芯片技术
FPGA可用于处理多元计算密集型任务，依托流水线并行结构体系，FPGA相对GPU、CPU在计算结果返回时延方面具备技术优势。计算密集...
+5
FPGA新闻资讯
评分
回复
分享
XYShaoKang
4年前更新
27次阅读
关注
Xilinx FPGA的DNA是什么？
对于Xilinx的FPGA，每一片都有一个专门的ID，就像我们的身份证号一样，每个都不一样，Xilinx也形象的把这个ID叫做DNA。7系列...
Xilinx-AMD
评分
回复
分享
XYShaoKang
4年前更新
55次阅读
关注
Xilinx FPGA的 Ethernet MAC IP调试的小坑
本篇文章要写的是调试Xilinx网络IP时踩到的一个坑，也是控制PHY芯片时的一个坑，板卡上的PHY芯片是非常经典的88E1111，使用M...
+1
Xilinx-AMD
评分
回复
分享
XYShaoKang
4年前更新
146次阅读
关注
FPGA管脚约束问题导致生成bit时报错 如何在不重新Implentation情况下生成bit？
在FPGA开发中，我们经常遇到因为管脚忘记约束，导致最后生成bit的时候报错1.管脚电平未约束image-20211018181223102image-202110...
+5
Xilinx-AMD
评分
回复
分享
XYShaoKang
4年前更新
32次阅读
关注
FPGA跨异步时钟ASYNC_REG和XPM_CDC处理
FPGA中跨异步时钟处理的方法，是面试中经常碰到的问题，也是我们平时工作中经常会碰到的场景，对于单bit的跨异步时钟处理，...
Xilinx-AMD
评分
回复
分享
XYShaoKang
4年前更新
90次阅读
关注
FPGA设计中RAM和ROM初始化的方法
FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据，根据使用场景不同有不同的初始化方法。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0.
RAM的初始化方法
方法1：小型RAM复位时按地址写入初...
FPGA常见问题
评分
6
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
