首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
1.2W+
更多资料
搜索内容
Ordinary
5枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
9
版块
0
帖子
43
粉丝
0
发布
43
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Ordinary
4年前发布
379次阅读
关注
易灵思FPGA 的Riscv-Sapphire MCU软核搭建及开发流程
一、首先生成Sapphire软核ip通过软件Efinity的IP-Catalog功能生成Sapphire-riscv的IP核，我这里保持默认参数，如下图： 找到相...
+16
易灵思(Elitestek)
评分
1
分享
Ordinary
2年前更新
96次阅读
关注
我收集的DRAM资料，含美光提供的SDRAM控制器源码
该帖子部分内容已隐藏
付费阅读
已售 2
20
积分
黄金会员
19
钻石会员
18
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
3
分享
Ordinary
3年前更新
135次阅读
关注
基于FPGA高精度NTP时钟授时方法研究
基于FPGA高精度NTP时钟授时方法研究
1 引言
高精度授时系统被广泛用于卫星导航、电力同步采样系统中[1]。起初高精度授时系统在导航卫星失连下，由于恒温晶振实际值与标称值存在误差，所以1 h守时误差可达到几微秒。近些年，部分学者提出统计每分钟标准秒脉冲...
FPGA常见问题
评分
1
分享
Ordinary
3年前更新
92次阅读
关注
Xilinx的IP：1024点FFT快速傅立叶变换
该帖子部分内容已隐藏
付费阅读
已售 3
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
2
分享
Ordinary
3年前更新
55次阅读
关注
最全的毫米波雷达论文免费分享
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
1
分享
Ordinary
1年前发布
74次阅读
关注
精
PCB散热的10种方法
对于电子设备来说，工作时都会产生一定的热量，从而使设备内部温度迅速上升，如果不及时将该热量散发出去，设备就会持续的升温，...
+5
PCB设计
评分
回复
分享
Ordinary
1年前更新
10次阅读
关注
我的快捷键 ALLEGRO
C:\Cadence\SPB_16.6\share\pcb\text用户变量文件的位置，通过系统环境变量设置：系统属性-高级-环境变量，其中的Home值就是env所在目录。要注意的是，这里也有两个变量，一个 是用户变量一个是系统变量，在用户变量里设置了Home之后就不需要在系统变量里再设...
PCB设计
评分
回复
分享
Ordinary
1年前更新
71次阅读
关注
allegro层定义
文章目录1.art和pgp 信号层和电源层2.adb和adt3.drill钻孔1.art和pgp 信号层和电源层在Allegro软件中，ART（Artwork）和PGP（Pla...
PCB设计
评分
回复
分享
Ordinary
1年前更新
177次阅读
关注
Allegro Class分类和Subclass应用
在Allegro软件中，Class和SubcClass是一个相对新的专业术语，这里单独拿一节出来给大家讲解一下。相信不少画过PCB的读者也许跟笔...
+18
PCB设计
评分
回复
分享
Ordinary
1年前更新
48次阅读
关注
Cadence Allegro 如何添加Artwork光绘底片文件？
Allegro 输出Gerber文件之前是必须要设置好Artwork底片文件的，Artwork底片文件包括丝印层（SILKSCREEN）底片、钢网层（PASTEMAS...
+1
PCB设计
评分
回复
分享
Ordinary
1年前发布
72次阅读
关注
Cadence allegro 制作封装常用的命令
写一下做封装常用的命令：（1）File -- create symbol用于创建psm文件，一般建好封装会自动生成create device用于第三方网表，导...
PCB设计
评分
回复
分享
Ordinary
1年前发布
38次阅读
关注
Cadence allegro 设计一个做封装的模板
设计封装我们用PCB Editor或Package Designer都行(1)点击File--new--package symbol,给个名字，例如：tem；(2)接下来设置参数（...
PCB设计
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
