将aclr与rdclk和wrclk同步会导致连接到MLAB的DCFIFO IP中的恢复时序违规-Altera-Intel社区-FPGA CPLD-ChipDebug