首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 429
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.2i速度文件- VelTeX II Pro在5.2i Service PACK 1中的速度文件更新
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i ngdBuild——LVTTL组件作为未扩展的ViTEX II PRO器件出现
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
5.2i速度文件/定时-不正确的时钟到焊盘时间报告按比例的信号
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2i CPLD TaNEng/TSIM CurrSunter II:HSTL-1、SSTL2-1和SSTL3-1的输出使用不正确的输出延迟加法器
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
61i VIETEX II PAR-LUT RAM可以放置在不可路由配置中
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
10.1 EDK——什么版本的ISE需要运行EDK?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
LogICORPCIX-V5.0-即时特性在启动时不设置命令寄存器位
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
12.1时序分析器/约束-不分析周期约束
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
XST对寄存器的5.1IXXST复制不会复制附加的init约束。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
Verilog左移运算产生5.1IXXT-不正确逻辑<<< with a signed operand
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
5.1ISIS-在ISE应用中打开设计导致在选择的Solaris 9机器上产生总线错误(内核转储)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
61I COREGEN启动COREGEN 5.1IYIP1或稍后导致错误:“JavaEXE-DLL初始化失败…”(从ISE启动,CCOREGEN不打开,并且不发生错误)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1 COMPXLIB -“错误:COMPXLIB [Env]:1平台WNNT V5.00不支持”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
千兆以太网MAC MAC处于全双工模式下的半双工计数器行为
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7.1i EPDCOR-核心生成器无法从EPD和ViewDraw获得
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i DATA2BRAM -“-MF”交换机不工作
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.2i在系统ACE CF链中添加超过30个器件时的碰撞碰撞
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
V1.0极光协议规范-什么是/SPA/有序集?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2IXPOWER -“警告:电源:410 -没有热特性可用于该器件/封装组合”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EDK-LBGEN“未定义引用”Debug GuileRelaBaseBaseAdv}
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1ISP3影响-我不能使用一个MulnLink电缆使用SultMMAP模式Program多个器件
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i CPLDFIT -“保持未使用的I/O”开关不保存未使用的I/O引脚
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i速度-为什么步速列出我的I/O端口(信号)两次?我应该选择“是”来处理未连接的信号作为I/O吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i ChipScope Pro -当我运行ILA时钟低于50千赫,分析器不承认时钟
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
示意图-启动块上未连接的引脚导致错误:“$/START/START.VHF”,第31行:错误,CLK没有实际或缺省值
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
7.1IXST -“警告:NGDBug:457 -逻辑网”MyiNiBIF’有一个有效的驱动程序和一个“上拉”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
V2.2极光参考设计-我如何修改极光参考设计,从600 Mb/s操作到1 Gb/s?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogICORSPI4.2(POSPHY L4)版本4和5汇核DCM可能会丢失锁定或产生DIP4错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1 EDK OPbgGPIO -我如何使用OPbgGPIO外围器件作为GP IN或GP OUT器件而不是双向器件?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
ChIPSimultPro分析器-我如何查看由ModelSim的CIPPSIO PRO分析器生成的VCD文件?
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
144
145
146
147
148
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
429
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则