首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 429
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1 EDK——PPC/MB编译器中是否出现了bug?(声明中可能需要“易失性”关键字)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1 EDK OpBuUART——我使用OpbjUARTLITE(或UART16450/550)作为STDUT,但是当我使用“PrtTf”函数时,出现了意外字符。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i CPLD CulsRunter II HPROF6- JEDEC文件不终止未使用的I/O(高静态电流)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
如果TxUrCLK和TXURCLK2不被驱动,ViTEX II PRO ROKETCIO-RXCRECK不会生成。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EDK——如何通过XMD向PPC通用寄存器写入一个值?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2i ISE——添加/使用CHIPIPSOCTION的选项。当我使用第三方综合流(“不支持CDC文件”)时,CDC文件不可用。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2i ISE – ChipScope在项目导航器中不可用,当选择EDFVIETEX II PRO流时
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i ISE -“错误:Bitgen:42 -未知设置”6“配置”选项
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.2i ISE -项目导航器转录窗口指示在运行JHDPARSE时ISE版本5.1i,即使5.2i已正确安装
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
MySimultXilinx版(MXE)-安装:“错误432报告:安装程序已经检测到UnDebug屏蔽正在使用。请关闭卸载掩护……(WindowsXP)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
10.1状态图编辑器-阻塞/非阻塞语句在Verilog状态机代码中不被最佳使用
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
包装-板的可操作性准则:为什么焊料地直径(L)和焊料掩模(M)直径的开口在数值上不同?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i智能模型-“Galgic”智能模型为Munor的无缝软件
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1 EDK – PilGEN在XST综合中使用不正确的部分
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2i核心生成器-核心生成器更新安装程序不适用于5.1i和5.2i IP更新
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
3.1/3.2 EDK-我如何进入GDB中的驱动函数?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i ISE -用户库导致在项目导航器中使用SypLyPro流失败综合失败
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
6.3/6.2/6.1 EDK-Error:“过程入口指向不能位于动态链接库LabPosiabily.DLL中。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i COREGEN,处理器COREGEN-ECS符号没有被创建;没有“.Sym”文件
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i平面规划图在映射报告中不报告某些区域组的范围
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
6.3 EDK-“错误:DATA2BRAM:4 -匹配代码段0的匹配地址块”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i步速不会自动放置N侧,当放置IFDFS的P侧时。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICOR CAM V3.0-核心生成器挂起同时产生一个CAM V3.0内核
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
SyopSOS形式,ViTEX II,ViTEX II PRO,LVPECL,OBUFDS -后PAR验证失败的设计与注册LVPECL输出
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHYL4)V5.2-MAP报告:“FATALOLIGROUP:PACK:PKTBAFiReWald.C:138:1.1——未能创建器件助手……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.1i Edk Opbj-以太网软件驱动程序支持
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)V5.2和V5.2.3(补丁)-发布注释(PL4客户只)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
11.1 EDK-为特定的内存位置分配“C”函数
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)- PL4 V5.0所有已知问题的列表
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)-使用ISE 4.2i Service PACK 3软件为客户提供支持
xilinx_wiki
7年前发布
4
0
0
上一页
1
…
145
146
147
148
149
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
429
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则