首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 466
关注 136
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
6.3 EDK-“错误:DATA2BRAM:4 -匹配代码段0的匹配地址块”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i步速不会自动放置N侧,当放置IFDFS的P侧时。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICOR CAM V3.0-核心生成器挂起同时产生一个CAM V3.0内核
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
SyopSOS形式,ViTEX II,ViTEX II PRO,LVPECL,OBUFDS -后PAR验证失败的设计与注册LVPECL输出
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHYL4)V5.2-MAP报告:“FATALOLIGROUP:PACK:PKTBAFiReWald.C:138:1.1——未能创建器件助手……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.1i Edk Opbj-以太网软件驱动程序支持
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)V5.2和V5.2.3(补丁)-发布注释(PL4客户只)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
11.1 EDK-为特定的内存位置分配“C”函数
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)- PL4 V5.0所有已知问题的列表
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)-使用ISE 4.2i Service PACK 3软件为客户提供支持
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
7.1i XST-XST不识别我的脚本文件中的“-USE-CARYRY链”开关
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1/3.2 EDK-当在XPS中使用XFULL时,由PrPGEN生成的MyBLaZe/PowerPC系统实例化了iBFG,但是系统时钟没有BUFG。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogICOR-SIP-4.2(POSS-PHYL4)V5.2-当PAR用PL4核心运行时,定时误差被报告
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHYL4)V5.2-当PL4内核生成时,一条消息报告:“器件2V2000和包FF1152不是这个核心的有效组合”
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
LogICORSPI4.2(POSS-PHY L4)V6.0 -我能在700 Mbps的静态对齐模式下运行PL4内核,使用5的速度(或者使用640的Mbps使用-4的速度)?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
81i EDK-“错误:DATA2MEM:31”在“StulyBD。BMM”中RAM空间的越界代码段。
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
82I示意图——如何在ISE 82I示意图设计中使用常量?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
81i ViTEX-II图-“错误:包:1212无效”的CKFXX除以“0”在DCM上找到的值…
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1.03I COREGEN由于CAREGENE.FIN文件中的错误不能将COREGEN与导师HDS或EPD集成在一起
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
XST-如何定义VHDL INI文件?
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
包装-共面性是什么?Xilinx是否有最大PCB翘曲推荐?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
3.1IS2EDK——从Xilinx Studio Studio执行下载操作会产生一个影响错误
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
逻辑(I/O)和传输接口设计指南V1.3不正确列出IrqqStutsSui[0:3]的LogICORAPIDIO表2-4
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
当约束在一个示意文件中输入时,LOGOTATICE-LOC约束不会传递给实现工具。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i xST-“FATALLUBEATION:HDLPARSIES:VHPyType:C:172:$ ID:VHPyType C,V”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1i HDL BeNCHER——“生成预期仿真结果”过程无法回溯注释文件
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
5.1i ISE,项目导航器-DCM语言模板代码不能在DCM DFS模式下正确仿真
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
ReliCo RAPIDIO -可以在RAPIDIO核心的多个实例之间共享时钟吗?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
7.1i CPLD -“警告:CPLD:1007 -删除未使用的输入”数据。输入在优化后未被使用。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
81i NGDBug——出现错误:“527:启动程序NGDBuuest.exe失败。”
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
146
147
148
149
150
…
368
下一页
跳转
136人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
466
阅读
27.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则