首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 378
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
安徒小生
xilinx GTH 接收异常
安徒小生
5年前发布
226
9
1
xilinx_wiki
DDR3存储器的ODT是什么,ODT同步模式,ODT动态模式又分别指什么?
xilinx_wiki
6年前发布
191
1
0
xilinx_wiki
LATTICE FPGA DDR3 控制器的类型选择DIMM 1T/2T timing模式指的是什么?
xilinx_wiki
6年前发布
364
2
0
xilinx_wiki
理解DDR3写入均衡(Write Leveling)和读取均衡(Read Leveling)
xilinx_wiki
6年前发布
1600
2
0
Ordinary
请问有没有大佬有MIPI DSI TX 的驱动啊?使用xilinx IP的
Ordinary
6年前发布
169
2
0
xilinx_wiki
在FPGA上电后,为什么Active Serial(x1和x4)从Macronix闪存器件配置会发生故障?
xilinx_wiki
6年前发布
142
0
0
xilinx_wiki
由VCCPT供电时,3V I / O bank上是否支持LVDS I / O标准输入引脚?
xilinx_wiki
6年前发布
27
0
0
xilinx_wiki
为什么带有E144封装的Cyclone®10LP的引脚输出文件中缺少DATA4和DATA7配置功能引脚?
xilinx_wiki
6年前发布
23
0
0
xilinx_wiki
当OSC_CLK_1被选为配置时钟源时,为什么Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核无法正常工作?
xilinx_wiki
6年前发布
31
0
0
xilinx_wiki
将iopll.ip文件迁移到Quartus Prime Pro 18.0或18.1时是否存在已知问题?
xilinx_wiki
6年前发布
39
0
0
xilinx_wiki
哪些是英特尔®Arria10支持的Macronix *闪存器件和英特尔®Quartus®Prime软件版本18.1中的英特尔®Cyclone10 GX?
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
是否有关于Arria 10 PCG中nIO_PULLUP引脚的错误描述?
xilinx_wiki
6年前发布
37
0
0
xilinx_wiki
如何使用英特尔®Quartus®Prime编程器更改USB-Blaster的TCK频率?
xilinx_wiki
3个月前回复
61
3
0
xilinx_wiki
为什么“Sector_Erase”命令在Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中不起作用?
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
如何在Intel Quartus Prime软件中禁用Hyper Initialization?
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
在Quartus®Standard/ Lite 18.0 / 18.1中加载* .cof文件(在RPD文件创建期间)时,无法正确加载字节序的配置。
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
升级到英特尔®Quartus®Prime软件版本17.1.2或更高版本时,为什么英特尔®Stratix®10DDR3 IP无法校准?
xilinx_wiki
6年前发布
27
0
0
xilinx_wiki
为什么DDR4内存接口信号在示例测试平台仿真的波形中显示‘hxx值?
xilinx_wiki
6年前发布
77
0
0
xilinx_wiki
当英特尔®Arria®10外部存储器接口IP和英特尔Arria 10 PHYLite IP放置在同一个I / O列中时,为什么EMIF校准会挂起?
xilinx_wiki
6年前发布
29
0
0
xilinx_wiki
错误(19877):部分重新配置不再支持综合修订
xilinx_wiki
6年前发布
35
0
0
xilinx_wiki
如何更新Intel®Stratix®10SX器件的Linux器件树以匹配Quartus®PrimePro Platform Designer中的时钟设置?
xilinx_wiki
6年前发布
38
0
0
xilinx_wiki
OpenCL SDK安装期间出错:读取文件/etc/OpenCL/vendors/Altera.icd时出错
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
错误消息:“错误:优化程序FAILED -dbg-info-enabled –grif –soft-elementary-math = false –fas = false –wiicm-disable = true”kernel_top.1.bc“-o”kernel_top。 kwgid.bc”
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
为什么我会在编译英特尔®FPGA深度学习加速套件中的架构时出现错误(114016):模块quartus_syn中的内存不足?
xilinx_wiki
6年前发布
43
0
0
xilinx_wiki
错误:Generate期间发生意外错误:java.lang。 OutOfMemoryError:java堆空间
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
为什么具有AVST配置的Stratix 10 SX / TX / MX项目会出现SOF不完整的错误?
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
内部错误:子系统:CGA,文件:/ quartus / h / cga_family_interface_auto.cpp,行:1499
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
为什么英特尔®Stratix®10SoC FPGA硬核处理器系统在热复位或看门狗热复位后会挂起?
xilinx_wiki
6年前发布
25
0
0
xilinx_wiki
错误:工厂com.altera.sopcfactories.QsysFactory读取xxx.qsys异常com.altera.utilities.altNode.AltNodeException(内存中字符串):文件过早结束。(XML)
xilinx_wiki
6年前发布
38
0
0
xilinx_wiki
为什么aocl诊断在Ubuntu 16.04(内核4.14或更新版本)上失败?
xilinx_wiki
6年前发布
131
0
0
上一页
1
…
17
18
19
20
21
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
378
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则