首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1i ngdBug -通过UCF应用于RAM / ROM的init值被错误处理
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
VelTeX-如何为CKDLL设置CKDVvLead属性?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
FPGA /设计编译器——使用SypSyes1999、05/A2.1i的VIETEX E综合库
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础-当我尝试打开一个新项目时,我遇到LMACS错误-“LMACS:记录管理器或Requester是不活动的”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i JTAGProgrammer-具有TDO值比较的SVF SIR指令具有不正确的掩码
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
LogICORPCI- PCI主机可在仿真过程中停止两个时钟后的突发数据
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTeX配置-初始化定时为SelectMAP(/CS断言,忙断言)
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
FPGAExpress-“错误:OLDMAP:56”:Express没有关于专用时钟垫的信息
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i科雷根,基础:可选的引脚,仍然没有出现在基础符号为核心发电机核心
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGAExpress3.2:崩溃后(Watson博士)后的“力更新”项目或芯片
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
基础2.1:安装2.1时出现意外错误
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
如果输入频率低于25 MHz,VLTEXCKDLL会锁住吗?如果不是,那么CKDLL的输出会是什么样子?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
CIEIP2,V2.1I CCOREGEN:VIETEX可变并行乘法器可选引脚出现在基础符号中,即使在未请求时
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i核心生成器- ViTEX变量并行乘法器“组合”和“流水线/输出寄存器”选项交互
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1i COREGEN,CYIP2:CYIP2 IP更新中的已知问题
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
4.1i核心生成器- VIETEX变量并行乘法器模块延迟与核心4K(XC4000)版本不匹配
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
CYIP2,V2.1ICOREGEN:VIETEX变量并行乘法器模块“设置重写清除”选项的行为与“清除重写集”的行为相同
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
如何为Solaris和Hp UX安装2.1I/3.1i到同一目录
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTeX配置-配置引脚CCK驱动器可以安装多少负载?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGAExpress3.2:SyopSype内部错误,在219中止
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
当选择“快速输出缓冲区”时,如何设置慢摆率?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
FPGA /设计编译器:不支持DC2NCF的分层约束
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1i,V1.5 i LogiBuxx,基础:为什么在基础项目管理器和HDL编辑器菜单中禁用了LogiBoLX菜单选项?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i XC4000 PA-PAD报告不包含TBI、TMS、TCK引脚,当BSCAN符号被实例化时
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
基础2.1i安装:安装失败意外错误
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
基础2.1I示意图:符号向导将Bidir端口写入输出端口
xilinx_wiki
6年前发布
37
0
0
xilinx_wiki
3.1I时序分析器-ViTEX II -Advices分析覆盖率不同于SRLC16的预期。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i基础-错误:“不能加载Xilinx许可证。DLL”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i TrCE-路径被报告为错误的时序约束。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1I 9500/XL:Hitop(CPLD Fitter)不适合DFF-> IV-> OBUF
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
276
277
278
279
280
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则