首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
基础Schematic-用VHDL代码创建不正确的引脚宏
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
基础2.1i安装:FieleCopiel.AddiCalm错误
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
示例,2.1i ngdBug:错误:Basnu:188:方程值无效(!)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTeX-我如何将现有的XC4000或Spartan设计转换成VyTeX设计?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
PCI系统中的LogICORL PCI基地址寄存器(BAR)和配置访问
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
基础2.1I:如何安装附加器件系列。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础——基础4.2i支持CKDLL的功能或时序仿真吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTeX JTAG——我如何在ViTeX器件上执行回读验证?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.2i基础仿真器-长时间的仿真运行导致“一般保护故障”错误
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
保存更新后,FPGA编辑器2.1I- BROAMRAM初始化值不会被存储
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
基础2.1i不支持CbBPG原语的PLC属性
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
FPGA编译器,FPGAExpress:Xilinx器件支持哪些网表格式?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
FPGAExpress- VHDL错误:“范围”U’到“X”(或“Z”到“-”)没有被选择覆盖。(VSS-838)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
RXXCXX平面布局错误输出信号
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
2.1i COREGEN,CYIP1,基础:“符号:3个错误的字段总线数”在符号生成期间的模块上
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
V2.1I COREGEN,CYIP1:CYIP1核心更新中的已知问题
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
V2.1I CalEGEN,VIETEX:LD锁存模块中同步控制信号(SCLR,SITIT)HDL行为建模的问题
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
LogICORPCI-无法访问PCI休息室,重定向到注册页面
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1I COREGEN,VIEW逻辑:“Error:CurrueMulkFixfile:不能读取符号文件:
\Sym
1“
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3。FPGAExpress-我如何推断ROM的ViTeX,ViTeX-E和ViTEX II?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1999数据包:联盟软件不与硬件电缆和演示板一起装运
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
7.1i时序分析器/跟踪(TrCE)-“错误:跟踪-无效速度”min“在命令行上指定”或“错误:TimeGalp-分析器”-min不是这个器件的有效速度等级。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1I跟踪(TrCE)/时序分析器0项分析OFD/IFDS VIETEX设计中的偏移约束
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
在2.1i核心生成树中,LogICOR正弦余弦查找表(Sin COS LUT)V1.0-正弦余弦LUT模块丢失
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1i安装,COREGEN:“错误:打开首选文件错误”
/科雷根/偏爱/科雷根
“PRF”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
5.1i ngdBudio-ngdBug在“检查扩展设计”期间挂起
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i安装:Solaris:安装失败,处理FieleCopier-Walm。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i如何确定PAR(和其他Xilinx应用程序)所使用的内存量?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1i核心生成器,Sypuly-核心生成器没有编写“/*BixilyBox */”编译器指令,用于Vero文件的同步性Verilog设计。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
基础仿真器2.1i:警告9218:LDNONT:(XYSUH).在未知的PIN名称
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
278
279
280
281
282
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则