Xilinx-AMD

帖子 1.1W+互动 377关注 108

赛灵思是FPGA、可编程SoC及ACAP的发明者，其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。

超级版主发布

xilinx_wiki

6年前发布1次阅读

1.5 I 4KXL MAP – FATALL错误：BASNC：BasnCult.C:263: 1.67 -找不到信号的BEL…

该帖子内容已隐藏，请登录后查看

登录后继续查看

登录注册

评分

xilinx_wiki

6年前发布1次阅读

4.1i ViTEXII PAR联机文档列出了“-XE”（额外努力）选项的错误值范围

描述关键词：4.1I，PAR，在线，文档，-XE紧迫性：标准一般描述：在线文档不正确地为“-XE”选项指定从0到5的值范围。（实际范围是0到2）。解决方案PAR目前支持以下额外的工作模式：-XE 0（关闭任何额外的努力算法）-XE 1（这是使用-OL 5时的默认值）-XE 2（当...

评分

xilinx_wiki

6年前发布1次阅读

＊ObSeleT*4.1i PROFEGNEN：在X4.1软件中没有XC17S300支持

描述关键词：17S300 A，PROMGen，支持紧迫性：标准一般描述：新的17S300 A PROM在4.1I软件中不可用。解决方案这个问题固定在最新的4.1i服务包中，可在：HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新. 第一包含修复的Service PACK是4.1i Service PACK 1。

评分

xilinx_wiki

6年前发布1次阅读

F1.5快讯：警告：来自 属于没有相应的端口关于设计。FE-LIK-7

描述关键词：FPGAExpress，对应，端口，FE-LIK-7紧迫性：标准一般描述：当使用FPGA Express实例化较低级别的层次时，可能会发生此警告。解决方案如果一个组件的多个实例化被制造出来，并且仅仅是其中的一个，则可以发出此警告。实例化使用不正确。例如，如果...

评分
回复分享

xilinx_wiki
6年前发布1次阅读
关注
LogICORSPI4.2（POSS-PHYL4）V3.x- PL4内核的接收器侧不以数据表中列出的速度操作
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
1.5 i ViTEX计时-初步- 4速度数据可用于VIETEX
描述初步的4和5速度数据现在可用于所有的ViTeX器件。此更新是新的自1.5 I Service PACK 2，并打算安装在服务包的顶部。解决方案HTTP://www. xLimx.COM/TXPATCHES/PUB/sWelp/M15IIUpDATES/15IYSPD4VYTEX.ZIPHTTP//www. xILIX.COM/TXPATCHES/PUB/sWelp/M15IIUpD...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
DSP-SIMULINK 6.1系统生成器丢失屏蔽子系统内的块的端口列表的跟踪，导致端口断开。
描述一般描述：当SIMULINK处理屏蔽子系统内的块时，块上的端口可能会被无意地断开，从而导致设计错误。γ例如，假设包含掩蔽子系统的设计被打开和仿真而无需首先打开子系统。SIMULINK将丢失子系统内的块的端口列表，因此，网将从端口分离。解决方案您可以简单...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1i安装：错误：BasiLISK：6个遇到的问题调用程序“M1MAP”。
描述关键词：安装，蛇怪，M1MAP紧迫性：标准一般描述：实现设计可能会产生以下错误消息：错误：BasiLISK：遇到6个问题的调用程序“M1MAP”。M1MAP:没有这样的文件或目录。M1MAP文件位于xilinx/bin /nt以内。解决方案一重新启动，问题应该消失。二该错误是路径...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
4.1I模块化设计——在主动实现模式下使用-TF选项时NGD2ver中出现分段错误
描述关键词：电视、TF、TF、测试夹具、有源、模式、相位、NGD2ver紧迫性：标准一般描述：在主动模块实现过程中，NGD2ver退出并报告一个分段故障。当使用“-TF”选项时，会出现此问题。例如：NGD2VER -TF-W＆LT；DeopyTop＆G.NGANGD2VER在“NGD2VER：编写Veril...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1 TimeSim.约束：在PCF文件中没有正确写入UCF/NCF周期约束
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1i COREGEN，活动VHDL——与编译HDL仿真器的核心生成器2.1i VHDL模型有关的问题
描述关键词：编译，VHDL，核心，主动紧迫性：标准一般描述：关于核心生成器2.1i VHDL模型编译存在的问题对于主动HDL仿真器？该解决方案包含编译内核生成器VHDL库的一些技巧。主动VHDL语言。有关最新信息，请直接联系SpPuth@ AlDECo。解决方案1。第一个问题与M...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1 MyBLASEZ-任何XMD/XMeTrimes调用都会导致错误：“过程条目不能位于LIbDeVistCy链动态链接DLL中。”
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
XPLA 22V10- ISP支持XCR22V10？
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1i NGDNNO警告：NGDEXPANDER：5启动符号…可以忽略不计
描述关键字：NGDNNO，启动，NGDEXPANDER，5紧迫性：标准一般说明：后面的注释程序NGANDNO产生以下内容当在设计中使用启动或StuttupVixTeX块时警告：“警告：NGDEXAPNDER：5 -启动符号‘i304’：以下引脚为在块'$3030'外部连接但在块内未连接：CLK解决方案这个...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1ICOREGEN：基础：错误：\PATHPDF不存在或不可读
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
4.2i ViTEXII PRO包文件包含不正确的LVDS包对
描述关键词：ViTEX-II Pro，ViTEX IIP，2VP2，2VP20，2VP50，LVDS紧迫：热一般描述：VelTEXII PRO包包含以下器件的不正确的LVDS包对：2VP22VP202VP50在这些器件中，LVDS对被交换，如在下面的例子中：……2VP7……2VP20PAD17……IIOLL37 NY0……IOHYL37 PYOPAD...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1i FPGA编辑器——当将设计保存为宏时，FPGA.Eddio.EXE的Watson应用程序错误
描述关键词：FPGA编辑器，Watson博士，000000 5，06098F2，FPGAX Eddio.EXE，保存，宏紧迫性：标准一般描述：当在FPGA编辑器中将包含路由网络的设计保存为宏时，出现以下Watson博士错误：发生了一个应用程序错误，正在生成一个应用程序错误日志。例外：访问违...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
安装2.1i：在处理环境更新程序时，安装程序失败。
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1ICOREGEN，Verilog：“错误！太多的模块实例参数赋值[ in ]”XILIXXCORILB/ASYNCXFIFOVIV1O0.V，839：CyGATEGATIOBITVIV1Y0’
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.1i FPGA编辑器-添加探针不列出VREF引脚
描述关键词：FPGA编辑器，2.1i，添加探针，VREF，选通紧迫性：标准描述：当我尝试将一个节点带到一个端口进行调试时，“添加探测”窗口不会列出ViTeX器件上的VREF引脚。解决方案2.1i FPGA编辑器无法访问不同的ViTeX库的I/O标准信息。因此，默认情况下，它假定...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
4.1i约束编辑器- VelTEX II的SLW选项不工作
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
5.1i步速-在我重新设计我的设计到不同的部分之后，我不能移动区域组的约束。
描述关键词：速度、区域、组、移动、重定向、ViTEX II PRO、重定向紧迫性：标准一般描述：在将目标区域重新定位到不同的部分之后，我无法在设计中移动现有的区域组约束。解决方案有办法解决这个问题：1。删除现有的区域组约束，然后重新创建它们。2。随着区域...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
3.1i约束编辑器-I不能指定全局端口的I/O配置选项
描述一般描述：虽然我从端口选项卡中选择了多个I/O配置选项，但是对于任何端口来说，更改IOxStand列的选项不可用。解决方案为了解决这个问题，用以下语法手工编辑UCF：Intfl＆iBuggOr.BufggStimNyNo.gt；“IOrthase= & lt；IOIG标准& gt；
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
2.2分布式DSP的系统生成器不使用时钟使能网，并限制以最快的速率运行。
描述一般描述：在DSP V2.2的系统生成器中，通过使用时钟使能网络创建定时组。在我的单端口分布式RAM块中，核心不使用时钟使能网。这意味着所有分布式RAM都必须以系统速率运行——这个问题阻止了我满足我的时序要求。解决方案修复这个漏洞的补丁将在2002年11月...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
3.1i Floorplanner-Splash/标题屏幕显示很长一段时间
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
3.1i基础ISE：包含在语言模板中的COREGEN实例化模板对于Wi98来说是不正确的
描述关键字：核心生成器、项目导航器、模板紧迫性：标准一般描述：创建核后，项目导航器创建ECS符号，将XCO文件添加到项目中，并添加语言核心的实例化模板模板。在Windows 98上，模板丢失了所有的东西，但是评论。解决方案这个信息可以在VHO和VEO文件中找到位...
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
VelTEXⅡ-数据表缺少CLB算术切换特性
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
3.1i基础ISE：翻译报告和fitter报告后再检查
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
3.1i安装-基础/ISE安装- SyopopsError：“不能运行进程…ReVSR32.exe…DPMW.DLL
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录注册
评分
回复分享
xilinx_wiki
6年前发布1次阅读
关注
5.1i ISE -用测试向量进行ABEL仿真，无法在函数“DO”文件中加载AIM库，导致“错误：（VSIM—3033）”
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录注册
评分
回复分享
上一页 1…345 346347348 349…367 下一页跳转

108人已关注
 分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者，其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布关注
帖子
1.1W+
互动
377
阅读
22.4W+
搜索

开启精彩搜索

最新的帖子