Altera-Intel

帖子 1.7W+互动 445关注 57

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

超级版主发布

57人已关注

Altera-Intel

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

发布

帖子

1.7W+

互动

445

阅读

20.4W+

搜索

Altera-Intel

Project Navigator – 创建新项目会导致致命错误

11.5 MAP – “S”（保存）和“保持”约束之间的区别是什么？

11.5 MAP – 在ISE实施流程中发生的各种DRC检查是什么？

ISE MAP – 如何调试DRC错误？

11.5包 – 如何精确控制LUT的封装和引脚使用？

11.5包 – 在ISE中可用于控制组件包装的一些约束是什么？

ISE Simulator（ISim） – 使用VHDL程序时的多个驱动程序

12.1安装 – ISE Design Suite 12.1的产品流程更改

11.5 PACK – 什么会导致I / O寄存器无法打包到IOB，ILOGIC或OLOGIC组件中？

Virtex-5 GTP – 不允许PLL_DIVSEL_FB = 3

12.x EDK – 我在哪里可以获得总线功能模块（BFM）包？

Virtex-5 FIFO – 使用异步内置FIFO复位后首次读取错误

安装 – 无法从“添加或删除程序”卸载ISE Design Suite

MIG v3.6 – 运行ise_flow.bat时无法识别工具命令

12.1 EDK – “错误：HDLParsers：3014 – ”../addr_reg_cntr_brst_flex.vhd“第163行。库单元plbv46_slave_v1_04_a在库中不可用plbv46_pcie_v4_04_a_plbv46_slave_v1_04_a”

13.1布局 – 什么是贴装成本表以及如何使用？

11.5位置 – 我可以用什么来取代MPPR功能？

12.4 / 13.4 / 14.7位置 – 如何调试自动时钟放置失败？

11.5布线 – 中间状态消息在布线期间的含义是什么？

11.4 – “FATAL_ERROR：Place：Pl_Design.c：2988：1.251.6.6 – 无法放置此RPM ……”

12.1时钟向导 – 如何将抖动从ps转换为单位间隔（UI）

12.1布局：740 – Clock Placer无法确保遵循时钟规则

11.5布线 – 有没有办法锁定成功布线的结果？

12.2项目导航器 – “在用户文档上使用文件关联”不起作用

MIG Virtex-6-DDR3 – 仿真不支持突发长度OTF（动态）

MIG GUI – MIG是否支持ZBT SRAM？

12.1 ISE仿真器（ISim） – 错误：在当前作用域中找不到分层名称STARTUP_V6_PWRUP_GTXE1_ML_INSERTED。

12.1 MAP – global_opt可以产生错误：XST：1652

12.1 EDK – 使用ChipScope工具插件时XMD崩溃

12.1 PlanAhead – 我在哪里可以找到PlanAhead教程的文件？

Altera-Intel