Altera-Intel

帖子 1.7W+互动 473关注 64

Altera公司（NASDAQ：ALTR），中文名：阿尔特拉。Altera的主要产品为FPGA（分属Stratix、Arria和Cyclone Agilex四大系列）、MAX CPLD复杂可编程逻辑设备（MAX系列）[3]和ASIC（HardCopy系列）。公司还推出了名为Quartus II的电子设计自动化工具软件。 2015年12月28日，英特尔完成收购Altera。

超级版主发布

搜索

Altera-Intel

Spartan-6 GTP收发器 – 生产芯片的更新

Xilinx ISE实施工具解决方案中心 – 设计助手的MAP部分

Xilinx ISE实施工具解决方案中心 – 设计助理的PACK部分

Xilinx ISE实施工具解决方案中心 – 放置设计助手部分

Xilinx ISE实施工具解决方案中心 – 设计助理的布线部分

12.1 EDK – SDK无法在本地项目目录中查找自定义软件驱动程序更新

iMPACT 12.x – 在12.2中删除Numonyx J3（Rev D，F）对Virtex-6的间接编程支持

12.1 SP601 – NET“fpga_0_Ethernet_MAC_PHY_tx_clk_pin”CLOCK_DEDICATED_ROUTE = FALSE;

12.1 EDK – 我可以从XMD连接多条编程电缆吗？

12.1 iMPACT – 在SVF模式下禁用Virtex-6 FPGA间接SPI编程

11.5 Project Navigator – 在wave_gen示例项目中重新生成IP内核失败

11.5 Project Navigator – 在wave_gen ISE中重新生成Clocking Wizard核心示例失败

12.1项目导航器 – UCF，EDN或NGC文件消失，然后无法添加到ISE项目中

ISE 12.1 – 如何从一个版本升级到另一个版本？

配置 – 禁用CRC校验后报告CRC错误

Spartan-6 – 如何在软重启期间保持GENERAL 1~5个寄存器不变？

（UG116） – 解释SEU数据

12.x Project Navigator – 从ISE启动时，Synplify / Pro / Premier无法找到许可证

色度重采样器XAPP932 – HSYNC和VSYNC信号是否必要？

12.1 TRCE / Timing Analyzer – IODELAYE1 DATAOUT被视为同步输出

Spartan-6 PLL – 使用CLKOUT0作为反馈时，时序分析不正确

串行RapidIO v5.4 – 示例设计未实现

Virtex-6 – 12.x与Virtex-6 FPGA相关的软件已知问题

ISE Design Suite 11.2 – CompXlib在XP64上找不到ModelSim可执行文件

MIG v3.4-使用create_ise.bat时，ISE项目无法添加项目文件

14.5项目导航器 – 无法识别下级Schematic的更改

项目导航器 – 测试台未显示在仿真视图层次结构中

Tcl – 是否有命令确定正在运行的xtclsh版本？

12.2 Project Navigator – 启动PlanAhead给出：错误：无法清理现有的运行目录

12.1项目导航器 – Synplify（Pro）或精确综合过程始终显示为过期

Altera-Intel