Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布27次阅读

iCE5LP-SG48封装的GND引脚在哪里？

SG48封装没有GND引脚，器件下方有一个GND焊盘。

评分

等级-LV1-ChipDebug

8年前发布19次阅读

为什么Lattice SERDES不能直接连接到1000BASE-T网络？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布72次阅读

在MIPI -D PHY应用中选择交联过MaxOx/MaCHxO3芯片的优点是什么？

交联需要更少的I/O引脚，更少的外部电阻器，以及高速数据传输速率。下表显示了主要的区别：

在MIPI -D PHY应用中选择交联过MaxOx/MaCHxO3芯片的优点是什么？-ChipDebug

评分

等级-LV1-ChipDebug

8年前发布38次阅读

如何删除“错误映射：支持I2C端口使用，必须实例化EFB和WISHORE时钟……”发生在格子菱形软件中？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布41次阅读

是否可以将iCE40 SPI配置端口用作GPIO？

是的，专用的SPI配置引脚也可以用作GPIO。 iCECube2工具允许您将这些引脚分配给设计端口。。注意：一旦“Done \”引脚变高，专用的SPI行将在49个额外的配置周期后成为GPIO

评分

等级-LV1-ChipDebug

8年前发布29次阅读

ICE40引脚的默认配置是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布31次阅读

我可以在哪里下载旧版本的ICECUB2？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布46次阅读

我们已经编程了 iCE40 NVCM，我们可以重新编程吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布41次阅读

不能在仿真中获得ICE40PLL。原因何在？

以下可能是可能的原因，因为ICE40PLL可能不是仿真的，您可以在仿真中提供一个有效的高重置，而PLL需要一个低电平重置用于模拟。通过TestStor提供给PLL的输入时钟可能与配置不一样。PLL输入时钟（在这种情况下，你会在模拟器中得到警告）。您可以参考设备数据...

评分

等级-LV1-ChipDebug

8年前发布80次阅读

DDR3 PHY IP提供的最大带宽是多少？

DDR3 PHY IP核在最佳情况下最多可提供95%～98%的最大带宽。在最坏的情况下，它可以被限制在最大带宽的20%～25%。导致这种广泛的效率变化的因素是DDR3 PHY函数之外的因素。两个主要因素是：存储器控制器设计：为了利用接近最大带宽，控制器应该支持命令突发，...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

Node的驾照是什么？在Linux或Windows平台上使用节点锁定许可证时，格子菱形软件最可能的问题是什么？调试的步骤是什么？

格子菱形节点锁定许可证包含格子菱形软件工具所需的许可特征，以验证在所有格状半导体器件和平台上许可的使用。与浮动许可证设置相比，节点锁定许可证只应由本地系统使用，而不需要任何服务器设置。该许可证是专门生成预期的系统（PC /膝上电脑）网络接口卡MA...

评分

等级-LV1-ChipDebug

8年前发布53次阅读

什么是浮动许可证？在Linux或Windows平台上使用浮动许可证时，格子菱形软件最可能的问题是什么？调试的步骤是什么？

格子菱形浮动许可证包含格子菱形软件工具所需的许可特征，以验证所有晶格半导体器件和平台上许可的使用。浮动许可证应被托管在本地系统中称为服务器的单个系统上，然后在FLULM许可证管理工具的帮助下用于任何数量的客户端系统。在一个点上可以访问许可证的客...

评分

等级-LV1-ChipDebug

8年前发布88次阅读

如何在Windows平台中使用FLEXlm安全性为多个供应商配置FLEXlm License Manager的一个实例？

使用FLEXlm的许可证管理实用程序LMTOOLS，您可以为每个供应商配置单独的服务。需要三个组件：FLEXlm的lmgrd.exe，供应商特定的守护程序文件（莱迪思的ispdsdmn.exe）和莱迪思供应商特定的许可证文件。
为了使用LMTOOLS的一个实例来管理使用FLEXlm Security的...

评分

等级-LV1-ChipDebug

8年前发布98次阅读

怎样在 CrossLink/LIFMD器件中使用Reveal调试设计？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布43次阅读

如果是自己设计的Crosslink板，能否使用USB-2B下载器对Crosslink器件进行配置和编程

可以使用2B电缆编程交联，如果您不用FTTDI使用它。在网格主链路Rev B评估板上，由于板上FTDI与编程头J18公开SysCo引脚的共享连接，用2B电缆编程会导致特定场景中的一些冲突。确保定制板准备在交联硬件清单文件中描述HTTP//www. LaTeleSeM.COM/VIEWIX文档？文...

评分

等级-LV1-ChipDebug

8年前发布26次阅读

ICE40器件是否支持晶格金刚石？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布21次阅读

哪些是ICECUBE2的支持平台？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布20次阅读

NC引脚上的晶格ICE40超/ ULTALALT设备真的NC没有连接吗？

是的，GIC40 ICU40/ULTALALITE器件上的NC引脚是真正的NC，即没有连接到芯片上。

评分

等级-LV1-ChipDebug

8年前发布13次阅读

对于iCE40LP384-SG32，导热垫是否接地？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布21次阅读

我可以使用处理器来配置外部SPI引导闪存，它与从SPI CS引脚控制的处理器具有相同的芯片选择，作为MSPI模式中的LIF-MD（交联）上的CSN PIN吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布21次阅读

哪些I2C地址可以在擦除的MaxO3器件（7位或10位）中访问？

在器件的MaMxO3擦除状态中，可以访问7位和10位地址。在MACHXO3设备中默认的I2C配置从地址是100i00万（7位）和1111000000（10位）。

评分

等级-LV1-ChipDebug

8年前发布67次阅读

最大IO缓冲速度（频率）取决于FPGA的速度等级吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布30次阅读

iCEcube2是否在Red Hat Enterprise Linux（RHEL）WS 6上运行？

iCEcube2 v201612已在Linux许可证服务器上的RHEL 6中进行了测试。安装在RHEL 6中的iCEcube2可以支持在Linux系统和Windows系统上托管的浮动许可证。在大多数情况下，使用Linux许可证服务器。。此信息与最新版本的iCEcube软件工具相关，已根据以下链接提供的安...

评分

等级-LV1-ChipDebug

8年前发布43次阅读

在网格编程中，用户可以在哪里找到与设备相关的信息？例如JTAG的IDCODE、JTAG IDCODE掩码、IDCODE Length、地址/数据寄存器长度、指令/用户码/边界扫描寄存器长度、最大擦除/程序脉冲宽度等。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布61次阅读

用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入？

要将DPHYtoCMOS IP的输出用作其他设计的输入，用户可以参考以下内容：
例如，dphy2cmos IP的CMOS信号（csi2cmos_pd_raw_o和csi2cmos_clk_pixel_o）将用作设计顶层模块的输入，用户需要确保并删除dphy2cmos IP中使用的IO触发器。
通过这样做，信号将不会路由到...

评分

等级-LV1-ChipDebug

8年前发布59次阅读

如何在crosslink的硬核 D- PHY库中交换P/N对？

在crosslink的硬核 D- PHY库中交换P/N对：生成CMOS到D- PHY IP（CSI2 TX）。在项目文件夹中打开CalthyTyDealEngEnter文件夹并打开相同的顶部模块（IP.V在位置E:\C2D2\IP）。在IP文件的C2D IP实例中，分别将D0YPIPIO和D0nnsio的信号与D2YPYO＆AMP；D2YNNO进行...

评分

等级-LV1-ChipDebug

8年前发布11次阅读

我在JTAG链上检测到一些虚拟设备，而我的链上有不同的设备。我该怎么做才能解决它？

如果在安装Diamond实用程序后未重新启动系统，则可能会遇到此类问题。如果遇到此类问题，请尝试重新启动系统。

评分

等级-LV1-ChipDebug

8年前发布62次阅读

在Linux中使用SPI编程时，用户是否需要明确地切换SPI CS线？

在使用Linux内核或基于RTOS内核的SysFAPI API和自己的驱动程序来修改“SSPIEM”代码时，确保您的驱动程序必须已经实现了可以明确地切换SPI CS线的IOCTL调用。流行的Linux SPI接口，比如“SPIDEV”，并没有这个，他们断言和断言CS隐式。“SSPIEM”具有按ALGO文...

评分

等级-LV1-ChipDebug

8年前发布18次阅读

POWR1014A-01和POWR1014A-02有什么区别？

在FET驱动器模式下，POWR1014A-01的最大HVOUT为10V。在FET驱动器模式下，POWR1014A-02的最大HVOUT为12V。某些热交换应用需要12V版本。两个设备之间的所有其他AC和DC特性相同。。该
。Lattice POWR1014A数据手册 - DS1014
。包括允许您订购正确的POWR1014A设备...

评分

等级-LV1-ChipDebug

8年前发布13次阅读

ECP3是否支持双向HSTL15DI i？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

上一页 1…15 161718 19…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则