Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布32次阅读

一些莱迪思数据表列出了包含VOL / VOH输入为+/- 0.1mA（100uA）的I / O规范。这是什么意思？

这只是提供一个由轻负载输出产生的电压。这是JEDEC I / O规范中经常包含的负载值。。由于输出驱动器的IR降低，因此负载非常轻，电压输出可以更靠近轨道。。不需要特定的软件驱动强度设置来满足此指定的输出，因为它将导致相关I / O类型的所有驱动强度组合。

评分

等级-LV1-ChipDebug

8年前发布27次阅读

当我没有指定TRACE时序分析时，为什么TRACE时序分析报告频率偏好？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布24次阅读

在功能仿真期间，为什么莱迪思MachXO TALL组件不是三态所有输出？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布19次阅读

为什么我可以从命令行在Linux或Unix版本的ispLEVER中仅运行Project Navigator？为什么命令行中没有其他命令可以工作？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布29次阅读

为什么由于库不兼容而导致Modelsim Library出错？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布25次阅读

许可证签出失败，但我正确输入了所有内容。怎么了？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布24次阅读

在哪里可以找到给定设备的湿度敏感度等级（MSL）？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布722次阅读

什么是链路CRC（LCRC）和端到端循环冗余校验（ECRC），以及它们是如何使用的？

外围组件互连Express（PCIE）为数据的传输提供了两种不同的CRC测试。LCRC或链路CRC是在数据链路层中处理的。可选的ECRC或端点CRC是在事务层中处理的。这些CRC函数中的每一个都可以用来验证正确的数据已经被接收，但是它们在处理错误方面是不同的。LCRC用于验...

评分

等级-LV1-ChipDebug

8年前发布58次阅读

Lattice SERDES引脚和PCIe通道

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布42次阅读

为什么有些PCIe插槽比其他插槽慢？

PCIe使用信用来控制从发送器到接收器的TLP流。端口支持的信用量直接影响该端口的吞吐量。高吞吐量PCIe插槽（例如x16和x8）通常提供32或64个写入信用。低吞吐量PCIe插槽（例如x1）通常仅提供8或16个写入信用。
具有低信用值，发送设备只能在接收器用完信用之前...

评分

等级-LV1-ChipDebug

8年前发布48次阅读

如何在莱迪思FPGA中使用互补输出？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布63次阅读

为什么在波形窗口中显示的Aldec Active-HDL仿真数据库和仿真结果无法自动刷新？

默认情况下，“波形”窗口中显示的模拟数据库和结果不会自动刷新。只有在模拟步骤完成或模拟停止后，才能对模拟数据库进行更改。这意味着信号历史记录的显示将被冻结，直到运行命令完成（或模拟被用户或断点中断）。通过使用可以更改此行为
-asdbrefresh
论证...

评分

等级-LV1-ChipDebug

8年前发布26次阅读

如何创建可在板上工作的FPGA引脚排列？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布22次阅读

LatticeSC / M输入缓冲器中嵌入的有源终端有哪些优点和区别？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布21次阅读

LatticeSC / M器件的戴维宁终端有哪些限制？

在LatticeSC / M中，单端信号可以使用直接端接到VTT进行片上并行端接，或者使用VCCIO进行戴维宁端接。对于使用VCCIO的戴维宁方案，施加到存储体的VCCIO电压决定了终止电压，因此可以在该银行终止戴维宁的单端标准。。当bank VCCIO设置为大于VCCAUX = 2.5V（即...

评分

等级-LV1-ChipDebug

8年前发布19次阅读

LaTiCeCePm、LaTiCeCeP3和LaTICES/C/SDEDE I/O的热插座能力是什么？

通常，当FPGA器件被断电并且SerDes输入被主动驱动时，板上的一个或多个电源由于电流路径通过器件的输入而部分地上升。为了防止这一现象发生在LaTiCeCePm、LaTiCeCp3和LatticeSC／M器件中，格子CML输入缓冲器具有保护电路，该限制电路将P输入电流限制在P和N CM...

评分

等级-LV1-ChipDebug

8年前发布22次阅读

查看SERDES CML输出的最佳实践是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布27次阅读

什么是与莱迪思SERDES器件配合使用的CML终端？

Lattice SC / M，LatticeECP2M和LatticesECP3 SERDES使用CML I / O，必须终止它才能正常工作。 CML（当前模式逻辑）使用真正的双重终止。而不是，LVDS仅在接收器处终止。对于LVDS意味着任何反射回信号源的信号都会以很小的衰减反射回接收器。。这限制了LVDS可...

评分

等级-LV1-ChipDebug

8年前发布35次阅读

AC耦合可以在应用程序中使用吗？

串联直流阻断电容器（A.K.交流耦合）是一种常用的方法来改变直流偏置电平时，互连不同的设备和电路板。交流耦合是一种简单的高通滤波器，它具有降低低频性能的缺点。直流阻塞电容器明显地去除了信号的直流分量，并去除了信号中的所有低频成分。每当你通过任何...

评分

等级-LV1-ChipDebug

8年前发布22次阅读

在LatticeSC / M中，VCCIO Bank电源连接必须考虑哪些因素？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布32次阅读

如果设计不使用HSTL / SSTL型I / O，LatticeSC / M器件上的VTT引脚应该连接到什么？

LatticeSC / M上的VTT引脚基于bank，用于通过LatticeSC / M器件提供与片上终端的动态连接。如果设计没有实现任何单端高速I / O，例如HSTL或SSTL（标准要求VTT用于终端），则这些存储体中的相关VTT可以保持浮动。。VTT焊盘也在功能上与VCMT共享（共模终端）。...

评分

等级-LV1-ChipDebug

8年前发布45次阅读

为什么Active-HDL Aldec许可证服务器在启动时不会自动启动？

有几种方法可以解决这个问题。请按照以下说明的分步说明进行操作：
在许可证管理器LMTOOLS GUI中，转到[Config Services]选项卡，选择Aldec许可证服务，然后选中“启动时启动服务器”复选框（左下角）。然后单击“保存服务”。如果这不能解决问题，请尝试以下...

评分

等级-LV1-ChipDebug

8年前发布17次阅读

LatticeSC / M器件的LVDS输入有哪些电源要求？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布55次阅读

如何在软件中为LatticeXP2系列配置MCCLK_FREQ？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布24次阅读

每个ECP2 / XP2设备支持多少个seondary时钟？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布14次阅读

在PCI Express x4核心v3.3中，我们何时需要在自动配置文本文件中设置VCO自动波段选项？在pcs_pipe_8b_4x.txt中，最后两个选项vco_reg_band_sel和vco_auto_band_enb被注释掉。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布40次阅读

为什么我收到Aldec评估版即将过期的通知。我升级到ispLEVER 7.2，但继续收到Aldec Active-HDL即将到期的通知。

首先，检查许可证文件，确保它包含ACTIVEHDL_LIC_NUMBER ALDEC和ACTIVEHDL_LATTICE_MIX_LT功能。
然后检查LM_LICENSE_FILE环境变量设置。 ispLEVER提供了一个工具（\ ispCPLD \ bin \ lmtools.exe）来诊断LM许可证问题。
或者，您也可以使用Active-HDL GUI中...

评分

等级-LV1-ChipDebug

8年前发布25次阅读

当线卡中的另一个伙伴设备不支持热插拔时，如何将LatticeECP3 FPGA IO设置为临时三态？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布33次阅读

为什么我的仿真显示输出时钟相位相对于PLL中的输入时钟不断变化？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布31次阅读

在HDL代码中使用推断内存时，如何更改Synplify使用的内存资源类型？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

上一页 1…49 505152 53…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则