首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA CPLD资料源码分享
帖子 312
互动 346
关注 35
2名版主
发布
全部
最新发布
最新回复
热门
精华
chipdebug
2年前更新
4次阅读
关注
PCIe扫盲——Flow Control基础（一）
PCIe
Flow Control即流量控制，这一概念起源于网络通信中。PCIe总线采用Flow Control的目的是，保证发送端的PCIe设备永远不会发送接收...
评分
回复
分享
chipdebug
2年前更新
3次阅读
关注
PCIe扫盲——TLP Header详解（四）
PCIe
PCIe中的Message主要是为了替代PCI中采用边带信号，这些边带信号的主要功能是中断，错误报告和电源管理等。所有的Message请求采...
+12
评分
回复
分享
chipdebug
2年前更新
18次阅读
关注
PCIe扫盲——TLP Header详解（三）
PCIe
Completions
Completions的TLP Header的格式如下图所示：
这里来解释一下Completion Status Codes
· 000b (SC) S...
评分
回复
分享
chipdebug
2年前更新
1次阅读
关注
PCIe扫盲——TLP Header详解（二）
PCIe
下面用几个具体的例子来讲解TLP Header的格式与作用。因为内容较多，所以分为多篇文章分别进行介绍。第一篇（即本文）介绍IO Req...
+8
评分
回复
分享
chipdebug
2年前更新
24次阅读
关注
PCIe扫盲——TLP Header详解（一）
PCIe
事务层包（TLP）的一般格式如下图所示：
前面的文章介绍过，TLP Header为3DW或者4DW，Data Payload为1-1024DW，最后的TLP Digest...
+2
评分
回复
分享
chipdebug
2年前更新
9次阅读
关注
PCIe扫盲——TLP路由之Implicit Routing
PCIe
模糊路由（Implicit Routing，又译为隐式路由）只能用于Message的路由。前面的文章中多次提到过，PCIe总线相对于PCI总线的一大改...
评分
回复
分享
chipdebug
2年前更新
3次阅读
关注
PCIe扫盲——TLP路由之Address Routing
PCIe
地址路由（Address Routing）的地址包括IO和Memory。对于Memory请求来说，32bit的地址使用3DW的Header，64bit的地址使用4DW的Hea...
评分
回复
分享
chipdebug
2年前更新
7次阅读
关注
PCIe扫盲——TLP路由之ID Routing
PCIe
ID 路由（ID Routing）有的时候也被称为BDF路由，即采用Bus Number、Device Number和Function Number来确定目标设备的位置。这是...
评分
回复
分享
chipdebug
2年前更新
17次阅读
关注
PCIe扫盲——TLP路由（Routing）基础
PCIe
首先来分析一个例子，如下图所示：
当包（Packet）到达Switch的输入端口（Ingress Port）时，端口首先会检查包是否有错误，然后...
评分
回复
分享
chipdebug
2年前更新
7次阅读
关注
PCIe扫盲——Base Limit寄存器详解
PCIe
上一篇文章介绍了Type0型配置空间Header中的BAR的作用和用法，但是PCIe中的桥设备（Switch和Root中的P2P）又是如何判断某一请求...
+2
评分
回复
分享
chipdebug
2年前更新
50次阅读
关注
PCIe扫盲——基地址寄存器（BAR）详解
PCIe
基地址寄存器（BAR）在配置空间（Configuration Space）中的位置如下图所示：
其中Type0 Header最多有6个BAR，而Type1 Header最...
评分
回复
分享
chipdebug
2年前更新
8次阅读
关注
PCIe扫盲——Memory IO 地址空间
PCIe
早期的PC中，所有的IO设备（除了存储设备之外的设备）的内部存储或者寄存器都只能通过IO地址空间进行访问。但是这种方式局限性很...
评分
回复
分享
chipdebug
2年前更新
8次阅读
关注
PCIe扫盲——Type0 Type1 型配置请求
PCIe
前面的文章中介绍过有两种类型的配置空间，Type0和Type1，分别对应非桥设备（Endpoint）和桥设备（Root和Switch端口中的P2P桥）...
评分
回复
分享
chipdebug
2年前更新
33次阅读
关注
PCIe扫盲——配置空间的读写机制
PCIe
需要特别注意的是，PCIe的Spec中明确规定只有Root有权限发起配置请求（Originate Configuration Requests），也就是说PCIe系统里...
评分
回复
分享
chipdebug
2年前更新
27次阅读
关注
PCIe扫盲——BDF与配置空间
PCIe
前面的文章中介绍过，每一个PCIe设备可以只有一个功能（Function），即Fun0。也可以拥有最多8个功能，即多功能设备（Multi-Fun）...
评分
回复
分享
chipdebug
2年前更新
13次阅读
关注
PCIe扫盲——一个Memory Read操作的例子
PCIe
前面的一系列文章简要地介绍了PCIe总线的结构、事务层、数据链路层和物理层。下面我们用一个简单地的例子来回顾并总结一下。
如...
评分
回复
分享
chipdebug
2年前更新
20次阅读
关注
PCIe扫盲——PCIe总线物理层入门
PCIe
前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文...
评分
回复
分享
chipdebug
2年前更新
8次阅读
关注
PCIe扫盲——PCIe总线数据链路层入门
PCIe
前面的文章介绍过，数据链路层（Data Link Layer）主要进行链路管理（Link Management）、TLP错误检测，Flow Control和Link功耗...
评分
回复
分享
chipdebug
2年前更新
3次阅读
关注
PCIe扫盲——PCIe总线事务层入门（三）
PCIe
PCIe总线设计之初，充分考虑到了音频和视频传输等这些对时间要求特别敏感的应用。为了保证这些特殊应用的数据包能够得到优先发送...
评分
回复
分享
chipdebug
2年前更新
8次阅读
关注
PCIe扫盲——PCIe总线事务层入门（二）
PCIe
前面的文章介绍了TLP的几种类型以及TLP的包结构。这篇文章来详细地聊一聊Non-Posted Transaction（包括Ordinary Read、Locked Re...
评分
回复
分享
chipdebug
2年前更新
12次阅读
关注
PCIe扫盲——PCIe总线事务层入门（一）
PCIe
在介绍事务层之前，首先简单地了解一下PCIe总线的通信机制。假设某个设备要对另一个设备进行读取数据的操作，首先这个设备（称之...
+2
评分
回复
分享
chipdebug
2年前更新
9次阅读
关注
PCIe扫盲——PCIe总线体系结构入门
PCIe
和很多的串行传输协议一样，一个完整的PCIe体系结构包括应用层、事务层（Transaction Layer）、数据链路层（Data Link Layer）和...
评分
回复
分享
chipdebug
2年前更新
9次阅读
关注
PCIe扫盲——PCIe总线基本概念
PCIe
PCIe总线的提出可以算是代表着传统并行总线向高速串行总线发展的时代的到来。实际上，不仅是PCI总线到PCIe总线，高速串行总线取...
评分
回复
分享
chipdebug
2年前更新
17次阅读
关注
PCIe扫盲——PCI-X总线基本概念
PCIe
PCI-X总线在PCI总线的基础上发展而来，其在软件和硬件层面上都是兼容PCI总线的，但是却显著的提高了总线的性能。也就是说PCI-X的...
+1
评分
回复
分享
chipdebug
2年前更新
6次阅读
关注
PCIe扫盲——66MHz的PCI总线与其技术瓶颈
PCIe
为了能够取得更高的带宽，新版本的PCI Spec将PCI总线提高到了64-bit并将频率提高到了66MHz，最高支持533MB/s。下图描述的是一个...
评分
回复
分享
chipdebug
2年前更新
8次阅读
关注
PCIe扫盲——PCI总线配置周期产生和配置寄存器
PCIe
上一篇文章中也是说到了，I/O Address Space的空间很有限（64KB），所以一般在I/O Space中都有两个寄存器，第一个指向要操作的内...
评分
回复
分享
chipdebug
2年前更新
14次阅读
关注
PCIe扫盲——PCI总线的地址空间分配
PCIe
PCI总线具有32位数据/地址复用总线，所以其存储地址空间为2的32次方=4GB。也就是PCI上的所有设备共同映射到这4GB上，每个PCI设备...
评分
回复
分享
chipdebug
2年前更新
9次阅读
关注
PCIe扫盲——PCI总线的中断和错误处理
PCIe
PCI总线使用INTA#、INTB#、INTC#和INTD#信号向处理器发出中断请求。这些中断请求信号为低电平有效，并与处理器的中断控制器连接...
评分
回复
分享
chipdebug
2年前更新
21次阅读
关注
PCIe扫盲——PCI总线的三种传输模式
PCIe
本文来简单地介绍一下PCI Spec规定的三种数据传输模型：Programmed I/O（PIO），Peer-to-Peer和DMA。
三种数据传输模型的示意图...
评分
回复
分享
chipdebug
2年前更新
13次阅读
关注
PCIe扫盲——PCI总线中的Reflected-Wave Signaling
PCIe
PCI Spec规定了每个PCI总线上最多可以连接多达32个PCI设备，但是实际上却远远达不到32个，33MHz的32位PCI总线一般只能连接10到12...
评分
回复
分享
上一页
1
…
3
4
5
6
7
…
11
下一页
跳转
35人已关注
分享
FPGA CPLD资料源码分享
发布
关注
帖子
312
互动
346
阅读
1.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
