FPGA CPLD资料源码分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

开通黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

开通钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

FPGA CPLD资料源码分享-ChipDebug

FPGA CPLD资料源码分享

帖子 312互动 346关注 35

FPGA CPLD资料源码分享-ChipDebug

2名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV3-ChipDebug

2年前更新4次阅读

PCIe扫盲——Power Management概述（一）

PCIe PCIe总线定义的与功耗管理功能（Power Management，PM）相关的主要有：PCI-Compatible PM、Native PCIe Extensions、Bandwith Ma...

PCIe扫盲——Power Management概述（一）-ChipDebug

PCIe扫盲——Power Management概述（一）-ChipDebug

PCIe扫盲——Power Management概述（一）-ChipDebug

+15

PCIe扫盲——Power Management概述（一）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新40次阅读

PCIe扫盲——PCIe配置空间寄存器快速定位表

PCIe PCI Express的配置空间结构图如下图所示，为了能够快速定位相关寄存器的描述在PCIe Spec中的位置，整理了一个表格，顺便分享到我...

PCIe扫盲——PCIe配置空间寄存器快速定位表-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新13次阅读

PCIe扫盲——弹性缓存（Elastic Buffer/ CTC Buffer）

PCIe 前面在介绍PCIe物理层逻辑子层的文章中，有提到过弹性缓存（Elastic Buffer，又称为CTC Buffer或者Synchronization Buffer）...

PCIe扫盲——弹性缓存（Elastic Buffer/ CTC Buffer）-ChipDebug

PCIe扫盲——弹性缓存（Elastic Buffer/ CTC Buffer）-ChipDebug

PCIe扫盲——弹性缓存（Elastic Buffer/ CTC Buffer）-ChipDebug

PCIe扫盲——弹性缓存（Elastic Buffer/ CTC Buffer）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新5次阅读

PCIe扫盲——PCI Express物理层接口（PIPE）

PCIe PCIe物理层接口（Physical Interface for PCI Express，PIPE）定义了物理层中的，媒介层（Media Access Layer，MAC）和物理编码...

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

PCIe扫盲——PCI Express物理层接口（PIPE）-ChipDebug

1

等级-LV3-ChipDebug

2年前更新13次阅读

PCIe扫盲——热插拔简要介绍

PCIe 某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行，为此，PCIe总线采用热插拔（Hot Plug）和热切换（Hot Swap）...

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

PCIe扫盲——热插拔简要介绍-ChipDebug

1

等级-LV3-ChipDebug

2年前更新10次阅读

PCIe扫盲——复位机制介绍（FLR）

PCIe PCIe总线自V2.0加入了功能层复位（Function Level Reset，FLR）的功能。该功能主要针对的是支持多个功能的PCIe设备（Multi-Fun P...

PCIe扫盲——复位机制介绍（FLR）-ChipDebug

PCIe扫盲——复位机制介绍（FLR）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新14次阅读

PCIe扫盲——复位机制介绍（Fundamental Hot）

PCIe PCIe总线中定义了四种复位名称：冷复位（Cold Reset）、暖复位（Warm Reset）、热复位（Hot Reset）和功能层复位（Function-Leve...

PCIe扫盲——复位机制介绍（Fundamental Hot）-ChipDebug

PCIe扫盲——复位机制介绍（Fundamental Hot）-ChipDebug

PCIe扫盲——复位机制介绍（Fundamental Hot）-ChipDebug

+1

PCIe扫盲——复位机制介绍（Fundamental Hot）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新3次阅读

PCIe扫盲——中断机制介绍（MSI）

PCIe 前面的文章中介绍过，MSI本质上是一种Memory Write，和PCIe总线中的Message概念半毛钱关系都没有。并且，MSI的Data Payload也是...

PCIe扫盲——中断机制介绍（MSI）-ChipDebug

PCIe扫盲——中断机制介绍（MSI）-ChipDebug

PCIe扫盲——中断机制介绍（MSI）-ChipDebug

+1

PCIe扫盲——中断机制介绍（MSI）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新8次阅读

PCIe扫盲——中断机制介绍（INTx）

PCIe 一个简单的PCI总线INTx中断实现流程，如下图所示。
1. 首先，PCI设备通过INTx边带信号产生中断请求，经过中断控制器（In...

PCIe扫盲——中断机制介绍（INTx）-ChipDebug

PCIe扫盲——中断机制介绍（INTx）-ChipDebug

PCIe扫盲——中断机制介绍（INTx）-ChipDebug

+9

PCIe扫盲——中断机制介绍（INTx）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新15次阅读

PCIe扫盲——两种中断传递方式

PCIe 为了能够让一些优先级高的事务得到优先处理，PCI总线支持外设中断用以提高总线性能。PCIe总线继承了PCI总线的所有中断特性（...

PCIe扫盲——两种中断传递方式-ChipDebug

PCIe扫盲——两种中断传递方式-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新2次阅读

PCIe扫盲——高级错误报告AER（二）

PCIe 这一篇文章讲一讲，高级错误报告（Advanced Error Reporting，AER）关于可校正和不可校正错误的相关寄存器，以及Root如何处理来...

PCIe扫盲——高级错误报告AER（二）-ChipDebug

PCIe扫盲——高级错误报告AER（二）-ChipDebug

PCIe扫盲——高级错误报告AER（二）-ChipDebug

+5

PCIe扫盲——高级错误报告AER（二）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新40次阅读

PCIe扫盲——高级错误报告AER（一）

PCIe 前面的文章提到过高级错误报告（Advanced Error Reporting，AER），接下来详细地介绍一下这一功能。在已有的PCIe错误报告机...

PCIe扫盲——高级错误报告AER（一）-ChipDebug

PCIe扫盲——高级错误报告AER（一）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新3次阅读

PCIe扫盲——PCIe错误报告机制

PCIe PCIe总线有三种错误报告方式，分别是：
1. Completions：通过Completion中的状态位向Requestor返回错误信息
2. ...

PCIe扫盲——PCIe错误报告机制-ChipDebug

PCIe扫盲——PCIe错误报告机制-ChipDebug

PCIe扫盲——PCIe错误报告机制-ChipDebug

+6

PCIe扫盲——PCIe错误报告机制-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新6次阅读

PCIe扫盲——PCIe错误源详解（二）

PCIe 这篇文章主要介绍事务（Transaction）错误、链路流量控制（Link Flow Control）相关的错误、异常的TLP（Malformed TLP）以及...

PCIe扫盲——PCIe错误源详解（二）-ChipDebug

PCIe扫盲——PCIe错误源详解（二）-ChipDebug

PCIe扫盲——PCIe错误源详解（二）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新7次阅读

PCIe扫盲——PCIe错误源详解（一）

PCIe 这篇文章来详细地分析一下各种错误源的产生原理，由于内容较多，因此分为两篇文章。第一篇介绍一下ECRC校检错误和Data Poisoning...

PCIe扫盲——PCIe错误源详解（一）-ChipDebug

PCIe扫盲——PCIe错误源详解（一）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新7次阅读

PCIe扫盲——PCIe错误检测机制

PCIe PCIe总线错误检测囊括了链路（Link）上的错误以及包传递过程中的错误，如下图所示。用户设计的应用程序层中的错误不属于链路传输...

PCIe扫盲——PCIe错误检测机制-ChipDebug

PCIe扫盲——PCIe错误检测机制-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新2次阅读

PCIe扫盲——PCIe错误定义与分类

PCIe 前面的文章提到过，PCI总线中定义两个边带信号（PERR#和SERR#）来处理总线错误。其中PERR#主要对应的是普通数据奇偶校检错误（Pa...

PCIe扫盲——PCIe错误定义与分类-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新16次阅读

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介

PCIe FPGA发展到今天，SerDes (Serializer - Deserializer) 基本上是标配了。从PCI到PCI Express，从ATA到SATA，从并行ADC接口到JESD2...

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介-ChipDebug

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介-ChipDebug

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介-ChipDebug

+5

PCIe扫盲——Lattice ECP3/ECP5 SerDes简介-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新6次阅读

PCIe扫盲——物理层电气部分基础（二）之De-emphasis

PCIe 这一篇文章中，我们主要来聊一聊PCIe中的信号补偿技术（Signal Compensation）——De-emphasis。需要注意的是，Gen1&Gen2与G...

PCIe扫盲——物理层电气部分基础（二）之De-emphasis-ChipDebug

PCIe扫盲——物理层电气部分基础（二）之De-emphasis-ChipDebug

PCIe扫盲——物理层电气部分基础（二）之De-emphasis-ChipDebug

+2

PCIe扫盲——物理层电气部分基础（二）之De-emphasis-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新8次阅读

PCIe扫盲——物理层电气部分基础（一）

PCIe 之所以把物理层电气部分的文章放在链路初始化与训练文章的后面，是因为这一部分涉及到一些相关的概念，如Beacon Signal、LTSSM等...

PCIe扫盲——物理层电气部分基础（一）-ChipDebug

PCIe扫盲——物理层电气部分基础（一）-ChipDebug

PCIe扫盲——物理层电气部分基础（一）-ChipDebug

+4

PCIe扫盲——物理层电气部分基础（一）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新27次阅读

PCIe扫盲——链路初始化与训练基础（三）之LTSSM

PCIe 这一篇文章来简单地介绍一下链路训练状态机（Link Training and Status State Machine，LTSSM），并简要地介绍各个状态的作用和...

PCIe扫盲——链路初始化与训练基础（三）之LTSSM-ChipDebug

PCIe扫盲——链路初始化与训练基础（三）之LTSSM-ChipDebug

PCIe扫盲——链路初始化与训练基础（三）之LTSSM-ChipDebug

+6

PCIe扫盲——链路初始化与训练基础（三）之LTSSM-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新6次阅读

PCIe扫盲——链路初始化与训练基础（二）

PCIe 前面的文章中提到过，Ordered Sets分别有以下几种：TS1 and TS2 Ordered Set (TS1OS/TS2OS)、Electrical Idle Ordered Set (EIOS...

PCIe扫盲——链路初始化与训练基础（二）-ChipDebug

PCIe扫盲——链路初始化与训练基础（二）-ChipDebug

PCIe扫盲——链路初始化与训练基础（二）-ChipDebug

PCIe扫盲——链路初始化与训练基础（二）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新5次阅读

PCIe扫盲——链路初始化与训练基础（一）

PCIe PCIe总线中的链路初始化与训练（Link Initialization & Training）是一种完全由硬件实现的功能，处于PCIe体系结构中的物理层...

PCIe扫盲——链路初始化与训练基础（一）-ChipDebug

PCIe扫盲——链路初始化与训练基础（一）-ChipDebug

PCIe扫盲——链路初始化与训练基础（一）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新4次阅读

PCIe扫盲——物理层逻辑部分基础（三）

PCIe 这一篇文章来继续聊一聊接收端物理层逻辑子层的实现细节。回顾一下之前的那张图片：
其中的一个Lane的具体逻辑如下图所示：
其中...

PCIe扫盲——物理层逻辑部分基础（三）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（三）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（三）-ChipDebug

+2

PCIe扫盲——物理层逻辑部分基础（三）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新11次阅读

PCIe扫盲——物理层逻辑部分基础（一）

PCIe 首先，回顾一下，之前看了很多遍的PCIe的Layer结构图：PCIe中的物理层主要完成编解码（8b/10b for Gen1&Gen2，128b/130b...

PCIe扫盲——物理层逻辑部分基础（一）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（一）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（一）-ChipDebug

PCIe扫盲——物理层逻辑部分基础（一）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新8次阅读

PCIe扫盲——Ack/Nak 机制详解（二）

PCIe 这一篇文章来简单地分析几个Ack/Nak机制的例子。
Example 1. Example of Ack
Step1 设备A准备依次向设备B发送5个TLP，其对...

PCIe扫盲——Ack/Nak 机制详解（二）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（二）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（二）-ChipDebug

+1

PCIe扫盲——Ack/Nak 机制详解（二）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新7次阅读

PCIe扫盲——Ack/Nak 机制详解（一）

PCIe 前面在数据链路层入门的文章中简单地提到过Ack/Nak机制的原理和作用，接下来的两篇文章中将对Ack/Nak机制进行详细地介绍。
Ack/N...

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

+8

PCIe扫盲——Ack/Nak 机制详解（一）-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新5次阅读

PCIe扫盲——DLLP（数据链路层包）详解

PCIe 首先说明一下，在本次连载的博文中，DLLP一般指的是由发送端的数据链路层发送，接收端的数据链路层接收的数据包，其和事务层（Tr...

PCIe扫盲——DLLP（数据链路层包）详解-ChipDebug

PCIe扫盲——DLLP（数据链路层包）详解-ChipDebug

PCIe扫盲——DLLP（数据链路层包）详解-ChipDebug

+6

PCIe扫盲——DLLP（数据链路层包）详解-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新2次阅读

PCIe扫盲——Quality of Service简介

PCIe 前面的文章中介绍过，为了保证视频、音频等数据得到优先传输，PCIe总线实现了一种叫做Quality of Service（QoS）的机制。QoS可以...

PCIe扫盲——Quality of Service简介-ChipDebug

PCIe扫盲——Quality of Service简介-ChipDebug

PCIe扫盲——Quality of Service简介-ChipDebug

+1

PCIe扫盲——Quality of Service简介-ChipDebug

评分

等级-LV3-ChipDebug

2年前更新7次阅读

PCIe扫盲——Flow Control基础（二）

PCIe 在任何事务层包（TLP）发送之前，PCIe总线必须要先完成Flow Control初始化。当物理层完成链路初始化后，便会将LinkUp信号变为有...

PCIe扫盲——Flow Control基础（二）-ChipDebug

PCIe扫盲——Flow Control基础（二）-ChipDebug

PCIe扫盲——Flow Control基础（二）-ChipDebug

+6

PCIe扫盲——Flow Control基础（二）-ChipDebug

评分

上一页 1 2 345 6…11 下一页跳转

35人已关注

FPGA CPLD资料源码分享-ChipDebug

FPGA CPLD资料源码分享

帖子

312

互动

346

阅读

1.6W+

搜索

开启精彩搜索

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则