首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题,如仿真,时序,设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
forkwave
11个月前更新
128次阅读
关注
精
set_output_delay如何约束?
上一篇我们讲过set_input_delay:
set_input_delay如何约束?
什么是output_delay?
顾名思义,output_delay就是指输出端口...
+3
评分
1
分享
forkwave
11个月前更新
133次阅读
关注
精
set_input_delay如何约束?
首先还是需要明确一点,这个约束没有延迟的作用,如果需要对输入信号做延迟,就要使用IODELAY这种原语。
什么是input_delay?
...
+2
评分
回复
分享
chipdebug
2年前更新
1134次阅读
关注
精
FPGA实现基于LUT(查找表)的DDS的设计(含matlab和verilog源码)
基于LUT的DDS的设计DDS(Direct Digital Synthesis)直接数字频率合成技术由USA J.Tierncy首先提出。它是一种以数字信号处理理论为...
+1
4
10
分享
inner
3年前发布
1664次阅读
关注
精
[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding?
(本文将根据PCIe Spec Gen5 对Precoding模块进行功能验证)
从PCIe Gen5开始,标准引入了一项新的功能:Precoding。虽然标准本...
+3
1
回复
分享
chipdebug
5年前发布
1101次阅读
关注
精
FPGA verilog 有符号数和无符号数运算的位扩展
总述:
当所有操作数和结果数据位宽一样时,有符号数和无符号数所产生的运算电路是一样的。当所有操作数和结果数据位宽不一样时,无符号数进行0扩展,而有符号数进行符号扩展。注:在verilog中支持无符号数和有符号数混合使用,当表达式右侧所有数均为符号数时...
1
回复
分享
53人已关注
分享
FPGA常见问题
FPGA常见问题,如仿真,时序,设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则