社区标签 FPGA-ChipDebug-第449页

标签

FPGA

帖子数

2.7W+

阅读量

46.9W+

等级-LV1-ChipDebug

7年前发布11次阅读

参数设置报告缺少Quartus Prime Pro Edition软件中的综合部分

当您编译的Arria®10的设计在Quartus®总理专业版软件，请注意编译流程的综合步骤不会生成参数设置的报告。解决/修复方法没有。这个问题将在Quartus Prime Pro Edition软件的未来版本中得到解决。

评分

等级-LV1-ChipDebug

7年前发布8次阅读

ncvhdl_cg：* internal *（无效的情况 – nextVectorParamTemp（））

在NC-SIM仿真器版本5.1拟订的Quartus®II生成网表时P005可能会发生此内部错误。这个内部错误已经在NC-Sim仿真器版本5.1 s010中得到修复，该版本是Quartus II软件4.1支持的版本。

评分

等级-LV1-ChipDebug

7年前发布29次阅读

为什么我收到意外的JTAG ID代码错误？

您可能会收到一条错误消息，如：错误：无法配置器件。器件1的预期JTAG ID代码0x029030DD，但发现JTAG ID代码为0x029FB0DD。 MSEL引脚设置无效可能导致此错误。解决/修复方法有关有效的MSEL引脚设置，请参见相应的器件手册。相关解决方案当使用预配置BSDL...

评分

等级-LV1-ChipDebug

7年前发布2次阅读

应用笔记39（Altera器件中的IEEE 1149.1（JTAG）边界扫描测试）的图2中描述的专用系统内可编程性（ISP）和在线可重配置性（ICR）寄存器的用途是什么？

专用寄存器仅用于通过系统内编程或在线重新配置将地址或数据加载到器件中;它们不用于边界扫描测试。对于联合测试操作组（JTAG）配置和编程，Jam文件（ .jam ）或Jam字节代码文件（ .jbc ）包含这些寄存器的所有必要数据和指令。

评分

等级-LV1-ChipDebug

7年前发布16次阅读

如何最大限度地缩短Cyclone III器件的上电复位（POR）时间？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布8次阅读

为什么在SOPC Builder系统生成期间不会自动生成唯一的系统ID值？

从Quartus®II10.1版开始，用户需要以十进制或十六进制格式输入系统ID的唯一值。例如，您可以在十六进制中输入十进制值，如1234567890或0x499602D2。 SOPC Builder中的System ID组件参数编辑器错误地指出“每次生成系统时都会分配唯一ID”。本文计划在Quartu...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

内部错误：子系统：CDB_ATOM，文件：/ quartus / db / cdb_atom / cdb_atom_sys.cpp，行：3572

由于Quartus®Prime软件版本15.1中的问题，当您同时打开后映射视图网表查看器和芯片规划器时，您可能会看到此内部错误。解决/修复方法要避免此错误，请不要同时打开post map view netlist viewer和chip planner。计划在Quartus Prime软件的未来版本中修复此...

评分

等级-LV1-ChipDebug

7年前发布7次阅读

我可以使用Nios的First Silicon Solutions（FS2）调试工具和硬件 II？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布10次阅读

为什么在尝试编译加密的IP内核时会收到错误消息“节点实例核心实例化未定义的实体<核心实体名称>”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布25次阅读

如何阻止所有警告被视为DS-5中的错误？

如果从Makefile中删除-Werror complier选项，则警告不会被标记为错误。解决/修复方法要进行此更改，请按照以下步骤操作在Project中打开Makefile，在Eclipse中查看DS-5 Altera版的视图找到CFLAGS宏删除“-Werror”选项。

评分

等级-LV1-ChipDebug

7年前发布7次阅读

片上匹配（OCT）校准在ALT_OCT宏功能中不可用

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布7次阅读

如果您尝试使用低速时钟驱动PLL输入，Quartus II软件会错误地阻止Cyclone IV GX的连接

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布26次阅读

为什么我的Cyclone V SOC板无法从QSPI或FPGA启动？

解决/修复方法正确的设置是在记录的Cyclone®V器件手册，卷3：硬核处理器系统技术参考手册，第八章第一节A.启动与配置正确的设置如下所示： 0x1 - 从FPGA启动 0x7 - 从QSPI启动此问题将在文档的未来版本中得到解决。

评分

等级-LV1-ChipDebug

7年前发布159次阅读

在Qsys中添加Nios II处理器时显示的错误消息

使用Qsys软件将Nios II处理器添加到系统时，可能会遇到以下错误消息： Error: nios2_qsys_0: "Reset vector memory" (resetSlave) out of range Error: nios2_qsys_0: "Exception vector memory" (exceptionSlave) out of range Error: nios2_qsys_0: Reset s...

评分

等级-LV1-ChipDebug

7年前发布3次阅读

什么是IBIS模型，我可以从IBIS模型中获得哪些信息？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布8次阅读

如何在ALTPLL宏功能中设置以度为单位的相移？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布1次阅读

如何将MAX +PLUS®II命令行（ `maxplus2` ， `genmem`或`setacf` ）帮助信息保存到Windows 95/98或Windows NT系统中的文本文件中？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布7次阅读

如何在Transceiver Toolkit中实例化custom_phy或low_latency_phy？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布35次阅读

错误：TimeQuest Timing Analyzer当前不可用

尝试在Quartus®IIGUI中的Synopsys设计约束（ .sdc ）文件中创建时序约束时，您可能会看到此错误消息。单击“ 插入约束”并使用“节点查找器”搜索节点时，可能会发生此错误。解决/修复方法只有在创建时序网表后才能找到时序约束节点。打开TimeQuest时序分析...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

使用VHDL生成时，低延迟10G MAC自动生成的SDC文件无效

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

如何确定1517针FineLine球栅阵列（FBGA） – 倒装芯片器件中的封装选项？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布7次阅读

为什么Nios II SBT在调试时报告错误“运行hook_stop时没有符号”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布16次阅读

Quartus II软件中PCI I / O钳位二极管的分配是什么？

PCI I / O钳位二极管的分配在Quartus®II软件中称为PCI I / O. 解决/修复方法您可以使用以下任一方法启用或禁用内部PCI钳位二极管：在.qsf文件中：添加命令： set_instance_assignment -name PCI_IO ON -to input_pin_name 在Assignment编辑器中：Assignmen...

评分

等级-LV1-ChipDebug

7年前发布10次阅读

“按实体分类的资源利用率”报告显示在早期投放阶段之后使用的零M20K块

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

使用Altera ASMI并行宏功能时，是否需要将任何引脚分配应用于ASMI引脚ASDO，DATA，nCSO或DCLK？

不，你不需要任何引脚分配应用到ASMI管脚ASDO，DATA，NCSO或DCLK使用Altera®的ASMI并行宏功能的时候。宏功能已在内部连接到专用asmiblock，其具有在FPGA器件到物理ASMI销的直接连接。

评分

等级-LV1-ChipDebug

7年前发布6次阅读

在使用除法自定义指令与软件划分时，Nios嵌入式处理器应该有什么性能改进？

评分

等级-LV1-ChipDebug

7年前发布2次阅读

是否有在在线帮助的MAX + ^PLUS®II软件版本9.21的任何已知的错误，对于EPF10K200E器件？

是。 MAX + PLUS II版本9.2 / 9.21的在线帮助显示所有封装中VCC_CKLK引脚的引脚编号错误，并且缺少GND_CKLK引脚。在为带有ClockLock TM和ClockBoost TM电路的EPF10K200E器件进行编译时，可以在报告文件（ .rpt ）中找到正确的引脚输出信息。此功能由包装订购...

评分

等级-LV1-ChipDebug

7年前发布3次阅读

如何确保Enpirion EN53xxxx和EP53xxxx系列器件的冷启动操作？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布14次阅读

为什么Quartus®II4.1和4.1 SP1中的计数器控制逻辑生成错误？

如果满足以下条件，则由于Quartus II软件4.1和4.1 SP1中的问题而错误地生成控制逻辑：您实例化lpm_counter宏功能或在综合期间从您的HDL代码推断出lpm_counter宏功能您的设计中的计数器使用异步预设和同步清除信号您编译设计目标的Stratix®，的Stratix GX，...

评分

等级-LV1-ChipDebug

7年前发布9次阅读

当我在nios2-elf-gcc 4.9 ToolChain中使用Null指针解除引用时，为什么会看到崩溃？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

上一页 1…447 448449450 451…889 下一页跳转