论坛标签 Quartus_Prime_Standard-ChipDebug

标签

Quartus_Prime_Standard

帖子数

37

阅读量

859

等级-LV1-ChipDebug

6年前发布18次阅读

将aclr与rdclk和wrclk同步会导致连接到MLAB的DCFIFO IP中的恢复时序违规

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布39次阅读

错误（170152）：尝试后，LogicLock Plus层次结构的初始放置失败。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布29次阅读

为什么我会看到错误：PLL上的RST_N端口未在实例上正确连接

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布17次阅读

信息（176311）：引脚altera_reserved_被分配给引脚位置

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布13次阅读

为什么MAX 10片上Flash IP内核在奇数地址读取错误数据？

由于英特尔®Quartus®Prime标准版和精简版软件版本17.0 Update 2或更早版本的问题，当使用MAX®10中的片上闪存IP内核时，您可能会在奇数地址看到不正确的数据。在奇数地址读取数据时，您可能会看到先前地址的数据。

评分

等级-LV1-ChipDebug

6年前发布12次阅读

如何在Quartus Prime软件标准版中生成布线约束文件（.rcf）？

要在Quartus®PrimeStandard Edition软件中生成布线约束文件（.rcf），用户需要在Nios II Command Shell中输入以下命令： quartus_cdb <项目名称> --back_annotate =布线。

评分

等级-LV1-ChipDebug

6年前发布24次阅读

错误（14566）：由于与现有约束（1个I / O pad（s））的冲突，Fitter无法放置1个外围组件

由于Quartus®Prime软件版本17.1及更早版本中的问题，在编译面向Arria®10器件的设计时可能会看到此错误消息。错误（14566）：由于与现有约束（1个I / O pad（s））的冲突，Fitter无法放置1个外围组件。修复子消息中描述的错误，然后重新运行Fitter。英特尔F...

评分

等级-LV1-ChipDebug

6年前发布39次阅读

错误（18108）：无法将多个引脚分配给引脚位置（IOPAD_）

由于Quartus®Prime软件版本17.1及更早版本中的问题，在编译面向Arria®10器件的设计时可能会看到此错误消息。错误（18108）：无法将多个引脚分配给引脚位置<CLKUSR引脚编号>（IOPAD_ <CLKUSR引脚位置地址>）信息（18109）：引脚~ALTERA_CLKUSR...

评分

等级-LV1-ChipDebug

6年前发布11次阅读

当启用自动用户代码功能时，为什么在MAX V中看到JTAG用户代码和校验和不匹配？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布12次阅读

Quartus Prime 17.1功率分析器工具（QPA）是否支持具有SmartVID电源选项的Arria 10器件

Quartus®Prime17.1功率分析仪工具（QPA）为具有Smart-VID电源选项的以下Arria®10器件提供初步支持： 10AX016,10AS016,10AX022,10AS022,10AX027,10AS027,10AX032,10AS032,10AX048,10AS048

评分

等级-LV1-ChipDebug

6年前发布61次阅读

错误（11924）：Bank存在冲突的VCCIO设置

由于英特尔®Quartus®Prime软件版本18.0及更早版本中的问题，在以下情况下，您将在英特尔Arria®10器件中看到此错误： 2.5V输入标准放置在具有3.0VI / O标准的3VIO组中，其中VCCIO为3.0V 3.0V输入标准放置在具有2.5VI / O标准的3VIO组中，其中VCCIO为2.5V

评分

等级-LV1-ChipDebug

6年前发布44次阅读

为什么10CX085的英特尔®Cyclone®10GX IOPLL数量在器件概述文档和英特尔®Quartus®Prime软件编译报告之间有所不同？

您可能会发现英特尔®Cyclone®10GX器件概述文档与10CX085的英特尔®Quartus®Prime软件18.0编译报告之间的IOPLL数量不匹配。在英特尔®Cyclone®10GX器件概述文档中，10CX085的IOPLL数量为4，但英特尔®Quartus®Prime软件18.0编译报告显示IOPLL的数量为6。...

评分

等级-LV1-ChipDebug

6年前发布23次阅读

警告（169177）：引脚必须符合英特尔FPGA对3.3,3.0和2.5V接口的要求。有关更多信息，请参考AN 447：MAX 10器件与3.3 / 3.0 / 2.5 V LVTTL / LVCMOS I / O系统的接口

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布45次阅读

如何在Intel®MAX®10器件中使用hex / mif对UFM进行编程而不影响CFM？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布40次阅读

当我为ALERT＃引脚放置选择“自动选择位置”时，为什么我的Arria 10 DDR4设计无法在fitter中进行编译？

如果在Arria®10DDR4 IP Editor的Memory Topology / Topology选项卡中选择了“Automatically select a location”选项，则IP将自动为mem_alert_n信号选择引脚分配。如果选择此选项并且存在应用于mem_alert_n引脚的冲突位置约束，则在编译期间将导致更正错误。...

评分

等级-LV1-ChipDebug

6年前发布8次阅读

如何将Avalon总线的地址映射排序到为英特尔®Stratix®10外部存储器接口IP定义的DDR4内存？

DDR4地址映射排序由DDR4 IP控制器选项卡中的参数定义 - >效率 - >地址排序以下参数有3种支持的订购组合： CID（堆叠接口中的芯片ID） CS（多级接口中的芯片选择）行柱Bank BG（Bank集团）

评分

等级-LV1-ChipDebug

6年前发布7次阅读

在英特尔®Stratix®10，英特尔Arria®10和英特尔Cyclone®10FPGA中，如何确定I / O bank是否与外部存储器接口引脚相邻？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布12次阅读

为什么英特尔®Stratix®10和英特尔Arria®10EMIF IP GUI缺少tRTP时序参数框？

tWR和tRTP参数共享相同的DDR4 MR0模式寄存器位。一旦设置了tWR参数，就会自动设置tRTP参数，因为tWR和tRTP关系是固定的。

评分

等级-LV1-ChipDebug

6年前发布54次阅读

为什么HPS闪存编程器（quartus_hps）无法在XIP模式下访问QSPI闪存？

由于英特尔®Quartus®Prime设计软件版本17.0及更早版本中的问题，HPS闪存编程器（quartus_hps）可能无法访问已置于执行中的四串行外设接口（QSPI）闪存器件（XIP））模式。可能会看到以下错误消息：四SPI闪存芯片ID为0xFFFFFFFF 错误：无法从Flash数据库...

评分

等级-LV1-ChipDebug

6年前发布43次阅读

错误（293007）：当前模块quartus_map意外结束

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布9次阅读

内部错误：子系统：XIBISO2，文件：/ quartus / neto / xibiso2 / xibiso2_data_util.cpp，行：2638

由于Quartus®Prime软件版本17.0.2或更早版本中的问题，在使用扩展模型选择器生成IBIS模型时，您可能会看到此内部错误。解决/修复方法要解决此问题，必须在“设置”>“EDA工具设置”中禁用或取消选中扩展模型选择器。计划在Quartus Software的未来版本中...

评分

等级-LV1-ChipDebug

6年前发布33次阅读

为什么IP’ALTERA_FP_FUNCTION’VCSMX Simulation会得到错误的结果？

在Quartus®PrimeSoftware Pro / Standard Edition 16.0 / 16.1版的VCSMX Simulation中，您可能会看到错误的结果'xxxxxxxxx'用于ALTERA_FP_FUNCTION IP。这是由于在生成器件编译库时过滤掉了verilog“ncrypt”文件。除VCSMX之外的其他仿真器不会影响此问题...

评分

等级-LV1-ChipDebug

6年前发布10次阅读

内部错误：子系统：VRFX，文件：/ quartus / synth / vsfx / verific / verilog / wininame_elab.cpp，行：836

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布13次阅读

导出System为qsys脚本（.tcl）时，为什么会看到Qsys TCL包的不匹配版本？

在Quartus®Prime软件标准版16.1版及更高版本中导出时，您可能会看到脚本中需要TCL 16.0版。这是Tcl脚本中的一行：包需要-exact qsys 16.0 这是正确的行为，版本不需要匹配。

评分

等级-LV1-ChipDebug

6年前发布12次阅读

错误（18757）：物理综合已被Spectra-Q物理综合替换为该器件系列，但在项目的Quartus设置文件（.qsf）中仍然存在物理综合分配。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布12次阅读

错误（297009）：无法打开项目 – 您无权写入所有文件或在项目中创建新文件

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布11次阅读

内部错误：子系统：FYGR，文件：/ quartus/fitter/fygr/fygr_post_fit_legality_op.cpp，行：320

由于英特尔®Quartus®Prime软件标准版软件版本17.0 Update 2或更早版本中的问题，您可能会在Fitter阶段看到此问题。解决/修复方法若要解决此问题，请应用以下fitter设置：在Quartus设置文件（.qsf）中， set_global_assignment -name FINAL_PLACEMENT_OPTI...

评分

等级-LV1-ChipDebug

6年前发布14次阅读

内部错误：子系统：A2C，文件：/ quartus / h / a2c_directives_sys.h，行：589

由于英特尔®Quartus®PrimeStandard Edition 16.0更新1或更高版本中的问题，当在Chip Planner中调用损坏的报告时，您可能会看到此错误。

评分

等级-LV1-ChipDebug

6年前发布21次阅读

错误：border：执行脚本期间出错generate_hps_sdram.tcl：seq：add_fileset_file：没有这样的文件/tmp/alt7545_6166590922614741255.dir/0004_seq_gen/hps_AC_ROM.hex

由于英特尔®Quartus®Prime软件版本17.1 Update 1及更早版本中的问题，如果您在Platform Designer中生成HPS（硬核处理器系统）系统，则可能会看到上述错误消息。只有在未安装“make”库的情况下，才会在Linux操作系统中发生这种情况。在使用Intel Quartus Pr...

评分

等级-LV1-ChipDebug

6年前发布14次阅读

为什么读取25Gbps以太网IP核MAC统计地址范围内的某些寄存器不返回值？

由于25G以太网IP核v16.1中的逻辑实现问题，读取MAC统计寄存器地址范围中的未定义地址（0x836-0x844,0x846-0x85F，0x864-0x8FF，0x936-0x944,0X946-0X95F，0x964- 0x9FF）或读取只写统计寄存器（0x845,0x945）会导致IP内核挂起。解决/修复方法该问题将在Quart...

评分