论坛标签 Zynq-7000-ChipDebug-第3页

标签

Zynq-7000

帖子数

367

阅读量

1W+

等级-LV2-ChipDebug

6年前发布9次阅读

Zynq EA – 如何从QSPI启动？

描述从QSPI启动有三种方法;一个使用TFTP，另一个使用FlashWriter或XMD。解推荐流程：FlashWriter 在SDK中，单击Xilinx工具 - > 程序闪存选择具有0x0偏移量的boot.bin映像单击程序仅适用于XMD（命令行）： XMD％连接臂hw XMD％源ps7_init.tcl XMD％ps7_...

评分

等级-LV2-ChipDebug

6年前发布16次阅读

14.1 Zynq – OCM在UBoot中重新映射

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布13次阅读

Zynq-7000 SoC – 加速文件修订历史

描述此答复记录包含Zynq-7000系列速度文件的修订历史记录。解加速文件修订历史记录 1.03版本：变更说明和解释 - 14.3 / 2012.3 更新了时钟和BUFG块更新了PSS块 1.02版本：变更说明和解释 - 14.2 / 2012.2 更新了时钟块更新了PSS块 1.01版本：变更说明和解释...

评分

等级-LV2-ChipDebug

6年前发布16次阅读

13.4 EDK [Zynq QEMU]“mmc0：超时等待硬件中断”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布21次阅读

14.1 EDK，Zynq – 为什么只有一半的PS DDR内存可以与MicroBlaze连接使用？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布14次阅读

Zynq-7000 SoC，ID – 不正确的PS系列IDCODE值

描述软件可以在PS slcr.IDCODE [27:21]寄存器位中读取的7位族IDCODE值不正确。寄存器值读取0x1D而不是正确的0x1B值。解 iMPACT 次要。不匹配可能会导致某些工具和用户混淆。变通没有。用户需要知道不同的ID。受影响的配置所有系统都使用7位系列IDCODE。 ...

评分

等级-LV2-ChipDebug

6年前发布72次阅读

Zynq-7000 SoC，AXI – AXI_HP访问OCM和DDR时可能发生死锁

描述当AXI_HP源和另一个源（例如DMAC）以相互依赖的方式生成对OCM和DDR的访问时，PS AXI互连可能会出现死锁。通过让其中一个源仅向一个目标（OCM或DDR）发出请求或将AXI_HP接口的未完成写入次数限制为一次写入，可以避免死锁。有问题的来源包括成对的AXI_HP...

评分

等级-LV2-ChipDebug

6年前发布13次阅读

Zynq – 板载QSPI控制器可以使用的最大闪存大小是多少？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布72次阅读

Zynq-7000 SoC，SPI – 在MIO的主模式下，SPI控制器在SS0信号断言时自行复位（仅限ES芯片）

描述当SPI控制器配置为主控制器时，SS0信号是输出。来自MIO / EMIO多路复用器的未使用输入信号必须保持无效。使用MIO接口时，将SS0控制器信号路由至EMIO接口，并将EMIO SS0输入信号分配给net_vcc（这可能不是默认设置）。解影响：轻微，它会影响主模式下SS...

评分

等级-LV2-ChipDebug

6年前发布18次阅读

Zynq-7000 SoC，DDR – LPDDR2动态时钟停止重启太快了

描述当没有内存事务要执行时，用户可以对LPDDR2控制器进行编程以停止DRAM时钟，并在收到内存请求时重新启动时钟。只要事务队列为空，控制器就会正确地停止时钟，但是当重新启动时钟时，控制器会快速发出DRAM事务。它无法识别tXP时序参数值。要么不使用LPDDR...

评分

等级-LV2-ChipDebug

6年前发布24次阅读

Zynq-7000 SoC，DDR-DDR3在退出自刷新后过早启动DRAM时钟

描述用户可以对DDR3控制器进行编程，以启用自刷新时钟停止模式。控制器正确地停止DRAM的时钟，但在重新启动时钟之前它不满足tCKSRE时间（大约5个时钟周期）。要么不使用DDR3自刷新模式，要么让软件确保仅在没有DRAM活动时才执行自刷新的启用/禁用。解影响...

评分

等级-LV2-ChipDebug

6年前发布13次阅读

Zynq-7000 SoC，DDR – 控制器错误处理STREX指令

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布12次阅读

Zynq-7000 SoC，SMC – 带ECC的NAND可能不会在数据事务之间取消CS

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布36次阅读

Zynq-7000 SoC，SMC – 潜在的SRAM / NOR数据错误

描述如果事务的所有写数据都包含在单个AXI数据传输周期中，则可能发生潜在的SRAM / NOR数据错误。始终执行在事务中需要多个AXI数据传输周期的写入。解影响：轻微，请参阅解决方法详细信息。解决方法：请参阅解决方法详细信息。受影响的配置：使用SRAM ...

评分

等级-LV2-ChipDebug

6年前发布11次阅读

Zynq-7000 SoC，SMC – 具有ECC的NAND错过了单比特和一些双比特错误

描述在ECC算法的编码中存在缺陷，并且它将单比特错误错过到字节0的比特0并且未能检测到一些双比特错误情况。仅测试奇偶校验计算的奇数一半以检查通过/失败。在启用ECC的情况下从NAND读取数据时，在某些特定情况下，寄存器中指示的结果不正确。解影响：重...

评分

等级-LV2-ChipDebug

6年前发布7次阅读

Zynq-7000 SoC，SMC – NAND ECC状态寄存器可能错误地报告一个时钟周期的故障

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布10次阅读

不支持Zynq-7000 SoC，DDR – DCI安静模式操作

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布11次阅读

Zynq-7000 SoC，DDR – DCI不起作用

描述 DDRIOB存在DCI状态机问题，无法动态确定正确阻抗匹配的设置。这导致DDR2 / DDR3输入端接和LPDDR2输出驱动强度与DCI参考电阻不匹配。解影响：轻微。解决方法：无。受影响的配置：使用DDR内存控制器的系统（DDR2，DDR3和LPDDR2）受影响的器件版本：请...

评分

等级-LV2-ChipDebug

6年前发布11次阅读

Zynq-7000 SoC，PS时钟 – 系统时钟的软复位不会将时钟分频器一致地复位为默认值

描述系统时钟的软复位不会始终将时钟分频器复位为默认值。软复位后，软件必须配置所有时钟分频器，而不依赖于默认设置。解影响：次要的，软件应该总是重新编程时钟子系统。解决方法：软复位后，软件应重新编程时钟。受影响的配置：所有。受影响的器件...

评分

等级-LV2-ChipDebug

6年前发布22次阅读

Zynq-7000 SoC，调试 – ITM和FTM帧可能无法通过软件区分

描述所有PS跟踪源都在数据包中插入一个3位不可配置的ID，以允许软件区分来自不同源的数据包。 FTM插入数据包的ID为010，与ITM用于16位数据包的ID冲突。将ITM与（1）打包以避免可以将分组78的大小改变为16的分组压缩的可能性。解影响：轻微，FTM与ITM同时使...

评分

等级-LV2-ChipDebug

6年前发布12次阅读

Zynq-7000 SoC，SDIO – SD功能寄存器显示错误的Max_Block_Length值

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布16次阅读

Zynq-7000 SoC，SDIO – DMA突发事务对齐和长度要求

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布15次阅读

Zynq-7000 SoC，SDIO – 软件复位序列，以避免互连挂起

描述 SDIO控制器要求SDIO时钟有效，以便写入软件复位CMD和DAT。如果SDIO时钟未激活，则控制器和互连将挂起。解影响：轻微，请参阅解决方法。解决方法：在向控制器发出软复位之前使能SDIO时钟受影响的配置：使用SDIO控制器的系统。受影响的器件版本： ...

评分

等级-LV2-ChipDebug

6年前发布30次阅读

Zynq-7000 SoC，SDIO – 如果启用了自动CMD12，则可能会错误地发出第二个CMD12

描述如果在执行Auto CMD12命令期间，软件发送另一个命令（例如CMD13）以轮询程序状态，则应该将第二个CMD驱动到CMD线。但是，CMD12再次被驱动。解影响：轻微，请参阅下面的解决方法。受影响的配置：使用SDIO控制器的系统。受影响的器件版本：全部，无计划...

评分

等级-LV2-ChipDebug

6年前发布14次阅读

Zynq-7000 SoC，SDIO – ADMA2模式无法在中止CMD发布时正确释放

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布12次阅读

Zynq-7000 SoC，SDIO – 在CMD13完成繁忙之前传输完整断言

描述 SDIO控制器可以在卡编程模式下发送CMD13以检查卡状态。如果软件发送R1b响应类型命令（例如，CMD38，CMD6），然后发送CMD13（状态检查），则由于CMD13状态检查，控制器在完成忙之前发送传输完成。这可以通过在发送R1b命令（例如，CMD38，CMD6等）之后不...

评分

等级-LV2-ChipDebug

6年前发布13次阅读

当CMD19正在进行时，Zynq-7000 SoC，SDIO – CMD13未正确处理

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布51次阅读

Zynq-7000 SoC，SDIO – ADMA2读取会破坏使用PIO模式写入的数据

描述如果控制器使用PIO模式写入数据并稍后使用ADMA2模式读取数据，则控制器在DMA过程中无法发送自动CMD12（停止请求），并且读取FIFO填满了错误的数据。在PS 2.0及更高版本中修复。不影响生产硅。通过在使用PIO模式写入时选择SDMA模式（而不是ADMA2模式）或...

评分

等级-LV2-ChipDebug

6年前发布10次阅读

Zynq-7000 SoC，USB – 当会话不再有效时，器件模式不会产生端口更改中断

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布9次阅读

Zynq-7000 SoC，USB – 挂起位在端口进入挂起状态之前被断言

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

上一页 1 234 5…13 下一页