首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
更多资料
搜索内容
反内卷的老豆
3枚徽章
你可别卷了。。。。。。。。。。.。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
关注
商品列表
文章
0
收藏
16
评论
5
版块
0
帖子
0
粉丝
0
文章
0
帖子
16
商品
0
排序
收藏时间
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
eurkidu
3年前更新
182次阅读
关注
时序约束电子书(补发)
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
1
分享
Airkids_zz
2年前更新
175次阅读
关注
最全的FPGA接口协议spec和数字设计书籍分享
该帖子部分内容已隐藏
付费阅读
已售 1
20
积分
黄金会员
19
钻石会员
18
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
10
分享
boxFPGA
3年前更新
87次阅读
关注
免费分享三本FPGA设计CPU的书籍
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
2
分享
xiemenga11
3年前更新
152次阅读
关注
分享一本书《FPGA设计的实战演练 高级技巧篇.pdf》
该帖子部分内容已隐藏
付费阅读
已售 2
5
积分
黄金会员
4
钻石会员
3
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
0
8
分享
XYShaoKang
3年前更新
142次阅读
关注
时序分析相关书籍
该帖子部分内容已隐藏
付费阅读
已售 3
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
回复
分享
Poison
3年前更新
252次阅读
关注
以太网IP核代码(verilog)
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读,请付费后查看
FPGA开源项目
1
6
分享
xiemenga11
3年前更新
207次阅读
关注
推荐FPGA书籍下载
该帖子部分内容已隐藏
付费阅读
已售 2
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读,请付费后查看
FPGA CPLD资料源码分享
评分
22
分享
NightBear
3年前更新
179次阅读
关注
Vivado® ML Editions 2022.2 最新更新(附下载链接)
本文由 AMD Vivado ML Editions 产品营销经理
Snehal Ullagaddi 撰写,转载于“OPENFPGA微信公众号”
AMD XILINX 近期全新推...
+2
FPGA新闻资讯
评分
2
分享
BertramChen
3年前更新
204次阅读
关注
如何在Vivado中对RTL源文件进行加密
作者:Han Hong,ADM赛灵思工程师
在一些大型项目的设计中,可能会涉及多个公司或者同一公司多个部门之间的协作,在最终归并完整...
Xilinx-AMD
1
回复
分享
hfhan
4年前更新
109次阅读
关注
如何打造一款高效率的Verilog编辑器
简介做FPGA开发的一般都不会使用IDE环境自带的编辑器,一是因为界面不够美观,二是自动补全功能不够完善,编码效率太低。而我经...
+27
FPGA常见问题
评分
回复
分享
vishva
4年前更新
88次阅读
关注
学习网站汇总
今天给大家推荐几个有趣的网站1、Z-library这个网站书多,想要搜的书基本都能找到(英文书),目前淘宝或者咸鱼卖的书很多都是出...
+7
FPGA CPLD资料源码分享
评分
回复
分享
Yujiaao
4年前更新
54次阅读
关注
这个Verilog语法你一定不知道
动态截取固定长度数据语法,即+:和-:的使用,这两个叫什么符号呢?运算符吗? Verilog比较方便的一个特点就是数据的截取和拼接...
FPGA常见问题
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则