首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
2.5W+
3
更多资料
搜索内容
ii1397
7枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
72
版块
0
帖子
87
粉丝
3
发布
87
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
ii1397
7个月前更新
2068次阅读
关注
精
ICMaker手把手教你做一个廉价版本的安路(Anlogic) FPGA CPLD下载器
该帖子部分内容已隐藏
付费阅读
已售 23
30
积分
黄金会员
28
钻石会员
26
登录购买
此内容为付费阅读，请付费后查看
Anlogic-安路
4
28
分享
ii1397
8个月前更新
247次阅读
关注
在17.4版本的OrCAD中，如何让原理图的器件位号重新自动编号？
1、选中要重新编号的原理图。（这里选中的是03 MCU）
2、找到Annotate。Annotate英文翻译：自动编号；注释；批注。
3、选择Reset...
PCB设计
评分
回复
分享
ii1397
8个月前更新
25次阅读
关注
嘉立创双层板usb阻抗
阻抗计算器工具链接深圳嘉立创科技集团股份有限公司https://tools.jlc.com/jlcTools/index.html#/impedanceCalculatenew双层板常...
PCB设计
评分
回复
分享
ii1397
11个月前更新
933次阅读
关注
【Cadence】从嘉立创导出封装到Allegro
所需工具软件：
Altium Designer 18 ； Cadence 16.6 ； 立创EDA.
操作步骤 （嘉立创–>Altium Designer–>Cadence）
1.立...
+5
PCB设计
评分
回复
分享
ii1397
1年前更新
259次阅读
关注
易灵思官方入门视频教程
从这些视频里面也看得到易灵思的开发跟一般FPGA开发流程不一样，玩玩呗，看他宣传的这么厉害。1.安装EFINITY FPGA开发工具.mp42....
易灵思(Elitestek)
评分
3
分享
ii1397
1年前更新
1200次阅读
关注
已解决
ddr3 存储器的 on the fly 是什么意思？
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Lattice-莱迪斯
-3
16
分享
ii1397
1年前更新
284次阅读
关注
Cadence Allegro PCB设计88问解析(二十九) 之 Allegro中泪滴的使用
通常添加泪滴的目的是：在一些接插器件或者大焊盘的时候，增强信号线与焊盘之间的连接强度，提高可靠性；二是为了保持高速信号的...
+2
PCB设计
1
回复
分享
ii1397
1年前更新
611次阅读
关注
Cadence Allegro PCB设计88问解析(三十) 之 Allegro中 PCB的3D模型导出
在进行PCB投板之前，往往需要将PCB的结构发给结构的同事确认。一般会导出DXF和EMN文件，或者导出3D模型。3D模型包含版型、器件的...
+4
PCB设计
评分
回复
分享
ii1397
1年前更新
177次阅读
关注
Cadence Allegro PCB设计88问解析(三十一) 之 Allegro 中 打印(Plot)设置
在PCB进行投板时，往往会打印一下装备层(Assembly)，给贴片，用于核对器件的信息等。下面简单介绍Allegro中打印(Plot)设置。1. ...
+1
PCB设计
评分
回复
分享
ii1397
1年前更新
152次阅读
关注
Cadence Allegro PCB设计88问解析(三十三) 之 Allegro 中 Quick Reports的使用
在进行PCB设计时，经常会查看一下整个PCB的基本信息，比如器件个数，网络数量、pin的数量。尤其在投板的时候还要查看下Dangling ...
+3
PCB设计
评分
回复
分享
ii1397
1年前更新
197次阅读
关注
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域（添加Route keepout和Via keepout）
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念，也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下...
PCB设计
评分
回复
分享
ii1397
1年前更新
265次阅读
关注
Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
第一步：添加版外形outline我们在放入元器件之前要有一个outline，以便于器件摆放。如果我们有结构给的图纸外形，可以按照他们的...
PCB设计
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
