首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
内核时钟不适用的2017.4 SDACEL频率缩放
xilinx_wiki
6年前发布
38
0
0
xilinx_wiki
PCI Express GE3-FAQ和调试清单的AXI桥
xilinx_wiki
6年前发布
28
0
0
xilinx_wiki
ZCU102;ZCU106- HDMI发射机子系统-为什么我有问题连接到一些HDMI接收器?
xilinx_wiki
6年前发布
99
0
0
xilinx_wiki
2017.4 – PalalNUX-ZYNQ UltraScale+MPSOC -视频编解码器单元(VCU)-为什么我看到在使用超过2个流的编码器缓冲器中的损坏?
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
PCI Express——在非串联设计中启用持久化可能导致PCIE设计中的链接问题
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
在所有ISE版本和VIVADO 2017.2和早期版本中对ZYQ-7000 SoC RSvDGND引脚和PL StutuPE2原始需求的设计咨询
1
xilinx_wiki
6年前发布
38
0
0
xilinx_wiki
DISPrPultRX子系统——AXI4流接口不遵循数据宽度规范
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
QSPI启动模式下的ZYQ-7000—QSPI程序设计
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
AXI CHIP2芯片-极光-仿真-为什么PMAI iNITIOUT不传播?
1
xilinx_wiki
6年前发布
21
0
0
xilinx_wiki
SMPTE UHD-SDI RX子系统V1.0(Rev)。1)为什么当使用SDIC源的ATEM 4K时,ST352有效位切换为1080I5994?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
2017.4 SMPTE UHD-SDI RX子系统V1.0(Rev)。1)- SMPTE UHD-SDI RX子系统V1.0的补丁更新(Rev)。1)
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
在ZYNQ 7000的一些设计中没有检测到2017.4.1 QSPI器件
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
DXPACK TX/RX子系统-HDCP实用硬件和软件
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
AXI多通道DMA的PG28在同步模式下的时钟关系不清楚
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
茵特拉根- OOBFC – 2017.4和更早的带外流程控制RX CRC错误可以在硬件中看到
xilinx_wiki
6年前发布
60
0
0
xilinx_wiki
HDMI接收子系统V3.0-为什么我在用苹果电视4K或RukUnter播放4K视频时会弄坏音频?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
ISE 14.7 iMPACT Flash 指导
xilinx_wiki
6年前发布
89
0
0
xilinx_wiki
SMPTE UHD-SDI RX子系统V1.0-为什么RXSY模式总是在3’B101上用于12G-SDI,即使当分数线率被接收时,当瞄准UltraScale或UltraScale+器件时?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
当在全路由DCP上执行PRI校验时,2017.3个部分重新配置错误发生,并且一个RP刻划的DCP发生错误。
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
DISPACK TX/RX子系统-为什么我看到子系统AXI4接口像素打包和AUX4接口像素映射定义在UG934中的区别?
xilinx_wiki
6年前发布
74
0
0
xilinx_wiki
软决策FEC(SDFEC)集成块释放注释和ViVADO 2018.1和更新工具版本文章的已知问题
xilinx_wiki
6年前发布
34
0
0
xilinx_wiki
UltraScale/UltraScale+100G以太网IP -如果TX流程控制启用,设计错误,但禁用RX流程控制
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
IP发布笔记和已知的问题为LogICOE IEEE 802.3条款74 FEC核心VIVADO 2018.1和更新的工具版本
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
VVADO报告电源- 2018.1 HBM -当从ViVADO报告电源导出时,内存控制器(MC)的数量总是16
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
HDMI接收子系统V3.0(Rev)。1)为什么当TX和RX PLL处于绑定模式时,我会看到颜色偏移问题?
3
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
AXI 1G/2.5G以太网-VIVADO 2018.1和更早的SGMII或1000 BASE-X在LVDS上-链路故障有时重置后
xilinx_wiki
6年前发布
47
0
0
xilinx_wiki
ViVADO-ReSeTyRun删除运行目录的全部内容
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
如果两个检查点都没有完全路由,则部分重新配置PRI验证失败。
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
用于PCI Express(PCIE)的队列DMA子系统——VIVADO 2018.1和更新工具版本的发布注释和已知问题
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
用于PCI Express(PCIE)驱动程序的队列DMA子系统
xilinx_wiki
6年前发布
134
0
0
上一页
1
…
126
127
128
129
130
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则