首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 472
关注 140
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
81IVITEX-E PAR禁止一系列CLB导致与该区域内的LOCL DLL发生冲突。
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
我是BSDLAnno,是什么?如何使用它来创建配置后的BSDL文件?
xilinx_wiki
8年前发布
25
0
0
xilinx_wiki
91i PrimeTime/NETGEN—PrimeTime:当使用“Read OxDC”命令读取约束时报告错误
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
XST -“警告:XST:CaleDo的1474个端口不与声明排队”(ChipScope Pro)
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
5.1i核心生成器-xST综合失败,因为找不到xST可执行文件
xilinx_wiki
8年前发布
20
0
0
xilinx_wiki
如何编译Xilinx设计工具的仿真模型?
xilinx_wiki
8年前发布
1
0
0
xilinx_wiki
AFX-ViTEX II AFX板的已知问题
xilinx_wiki
8年前发布
8
0
0
xilinx_wiki
81IXST-“错误:便携性:3这个Xilinx应用程序内存不足或遇到内存冲突……”
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
5.1i XFLUT-用于“-Sythh”选项的XFULL命令行的示例在文档中是不正确的
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
4.2ISP3在配置期间影响STAPL脉冲重置,在ISP模式下留下XC18V00 PROM;尝试使用STAPL文件重新配置失败
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
*过时的*4.2i影响,18v00 -读回。MCS文件不同于原来的.MCS文件(16位vs. 32位.MCS文件)
xilinx_wiki
8年前发布
2
0
0
xilinx_wiki
我能安装ISE 5.1i并继续使用我现有的(4.2i)版本的FPGAExpress吗?
xilinx_wiki
8年前发布
27
0
0
xilinx_wiki
5.1i TrCE/时序分析器,VelTEX-II路径在PS连接到DCM上没有被分析
xilinx_wiki
8年前发布
4
0
0
xilinx_wiki
项目导航器-什么是项目存档?如何创建项目归档文件?
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
VRTEX II PRO,ROKETIO -可以MGT传输,如果在RX输入数据不切换?
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
5.1i Floorplanner-为VRTEX-E创建无效的块RAM约束,导致“错误:MAP:70 -无效的范围XX”的区域组“Y”。
xilinx_wiki
8年前发布
2
0
0
xilinx_wiki
4.2i SP3的影响-系统ACE MPPM/SC从串行文件不成功地Program所有可能的链配置(交织失败)
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
5.1iFloorplanner-当我写一个RPM核心到一个NCF,全球逻辑组件(BRAM,MULT,PROC等)不写入NCF
xilinx_wiki
8年前发布
2
0
0
xilinx_wiki
5.1i Floorplanner-在UCF(区域组)约束被读取之后,我的设计层次结构被破坏了
xilinx_wiki
8年前发布
33
0
0
xilinx_wiki
7.1i核心生成器(日文版本)-如果在组件名称中使用“i”(下划线)字符,则字符被写为“*”(PULL)字符。
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
LogICOR 1024 PT FFT V1.0- FFT/IFFT数据表中的块RAM配置与硬件配置不匹配
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
5.1i核心生成器——我如何确定RPMS核心生成器组件是否适合我的目标器件?
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
5.1i核心生成器-内存编辑器可以处理负数吗?
xilinx_wiki
8年前发布
70
0
0
xilinx_wiki
4.2i核心生成器-在我从CD安装4.2i软件之后,为什么这个版本说“4.1i IP更新1”?
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
4.2IS3 ISE——为什么当在WebPACK设计入门实用程序下启动它时失败?
xilinx_wiki
8年前发布
3
0
0
xilinx_wiki
4.2i核心生成器NC Verilog警告,CuffEd8B10BYV3Y0.V在块注释中嵌套注释
xilinx_wiki
8年前发布
34
0
0
xilinx_wiki
4.2IXST -如果“最大延迟”约束用于CST文件或作为属性,则消息报告:“警告:XST:37 -未知属性”Max延迟。
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
5.1i安装-是在HPUX上支持的指导图形CAE库吗?
xilinx_wiki
8年前发布
5
0
0
xilinx_wiki
7.1I/61I NETGEN,时序仿真-为什么GSR和我的本地重置在一起,如果我不使用GSR?
xilinx_wiki
8年前发布
10
0
0
xilinx_wiki
示意图-在我编辑Xilinx宏之后,我无法把它推进去。
xilinx_wiki
8年前发布
2
0
0
上一页
1
…
163
164
165
166
167
…
368
下一页
跳转
140人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
472
阅读
29.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则