首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 404
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
错误消息:“错误:优化程序FAILED -dbg-info-enabled –grif –soft-elementary-math = false –fas = false –wiicm-disable = true”kernel_top.1.bc“-o”kernel_top。 kwgid.bc”
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
为什么我会在编译英特尔®FPGA深度学习加速套件中的架构时出现错误(114016):模块quartus_syn中的内存不足?
xilinx_wiki
7年前发布
43
0
0
xilinx_wiki
错误:Generate期间发生意外错误:java.lang。 OutOfMemoryError:java堆空间
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
为什么具有AVST配置的Stratix 10 SX / TX / MX项目会出现SOF不完整的错误?
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
内部错误:子系统:CGA,文件:/ quartus / h / cga_family_interface_auto.cpp,行:1499
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
为什么英特尔®Stratix®10SoC FPGA硬核处理器系统在热复位或看门狗热复位后会挂起?
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
错误:工厂com.altera.sopcfactories.QsysFactory读取xxx.qsys异常com.altera.utilities.altNode.AltNodeException(内存中字符串):文件过早结束。(XML)
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
为什么aocl诊断在Ubuntu 16.04(内核4.14或更新版本)上失败?
xilinx_wiki
7年前发布
133
0
0
xilinx_wiki
为什么我们在访问S10 SoC lwsoc2fpga寄存器时在Linux上观察到“在CPU2上检测到错误处理程序中的错误模式,代码0xbf000000-Serror”?
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
无法在Windows 10中制作预加载器
xilinx_wiki
7年前发布
71
0
0
xilinx_wiki
内部错误:子系统:CONSTRA,文件:/ quartus / db / constra / constra_mvsat_bcm_solver.cpp,行:523
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
如何减少Intel®Stratix®10收发器型号发出的“信息”仿真消息的数量?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
为什么我不能为Cyclone 10 Gx器件实例化PARALLEL_ADD Intel FPGA?
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
为什么在使用平台设计器自动生成的脚本进行仿真时,Modelsim *英特尔®FPGA入门版会重新编译器件库?
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
为什么英特尔®Quartus®PrimePro Edition软件中没有“为当前文件创建符号文件”选项?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
为什么报告时钟扇区利用率在完全编译后没有显示时钟信息?
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
警告:**.vcd(**):$ scope / $ upscope声明的不平衡或缺失
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
内部错误:子系统:CDB_SGATE,文件:/ quartus / db / cdb_sgate / cdb_sgate_sys.cpp,行:3584
xilinx_wiki
7年前发布
26
0
0
xilinx_wiki
如何将自己注册为英特尔®卓越支持(IPS)的英特尔®FPGA项目?
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
为什么在其他操作系统中打开设计时,英特尔®Quartus®PrimePro Edition软件版本17.1 Update 1需要重新编译?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
为什么TimeQuest时序分析器会忽略周期大于2147483ns的时钟?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
如何及时在Synopsys设计约束(.sdc)约束中找到节点?
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
警告(13228):altera_merlin_width_adapter.sv(647)中的Verilog HDL或VHDL警告:为net byteen_array [0] [3]推断的锁存器
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
为什么get_cells匹配实体以及实例名称?
xilinx_wiki
7年前发布
144
0
0
xilinx_wiki
内部错误:子系统:PTI,文件:/ quartus / tsm / pyr / ide_physical_timing_api.cpp,行:4198
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
内部错误:子系统:QHD,文件:/ quartus / comp / qhd / qhd_database_utils_splitter.cpp,行:806
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
错误:为了编辑SDC约束,必须首先在Timing Analyzer中运行Create Timing Netlist命令以查看可用节点列表
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
libGL错误:找不到匹配的fbConfigs或视觉效果libGL
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
为什么TimeQuest Timing Analyzer将串行闪存控制器II Intel FPGA IP中的csr_control_data_reg [0]报告为无约束时钟?
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
内部错误:子系统:FDI_DATA,文件:/ quartus / ddb / fdi / fdi_timing_model.cpp,行:774
xilinx_wiki
7年前发布
18
0
0
上一页
1
…
18
19
20
21
22
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
404
阅读
24.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则