首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1模块化设计-当模块名称不匹配时NGDBug崩溃
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1I模块化设计——如果有相同模块的多个实例,NGDBug将崩溃。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1I模块化设计- NGDBuy在皮姆河没有找到较低级别的非政府组织(组装模式)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i VIETER PAR砂纸在包含块RAM的RPM宏的设计上崩溃。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i VIETEX映射-一些合格的寄存器没有被打包到IOBs中。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
当LogICOR提供数据时,VITEX LogiCORE PCI32/33 SB08-数据在读/写突发事务期间丢失。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ISE WebPACK -为什么我在安装过程中被要求注册ID?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
本地WebPudate 11.5 -从Xilinx下载中心下载的软件更新指示“没有显示更新”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i模块化PAR错误:便携性:3——这个Xilinx应用程序内存不足
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i模块化PAR:警告:位置:1701列表约束,非矩形范围约束
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i模块化映射:驱动模块引脚的常数(1或0)被推过模块边界,产生坏的NCD。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i模块NGDNNO::模块选项生成错误范围的信号/实例名称。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i模块化映射:FATALOLIGROUP:PAC:PKVRBASESLIC.C:37:1.9-问题构建使用…
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i模块化映射:FATALHOLL错误:便携性:BasutsMGMIMIM.C:1272: 1.17 -最大消息大小…
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
2.1i基础项目管理器- PCM:不能删除修订Rev1
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i ViTEX-E速度文件-LVDS输入反馈DLL内部反馈需要额外的0.5 ns延迟
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1IVITEX-E映射反馈逻辑降低了反演
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i跟踪/时序分析器-不显示FF到同步RAM路径的覆盖范围
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:翻译报告和fitter报告后再检查
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:分析树和检查语法过程不保留校验标记
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i基础ISE:当子模块改变时,顶层模块上的复选标记不更新…
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:当进程失败时,显示状态不正确显示
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i ECS- DRC:“一致性检查错误-I/O NET XXXX没有符号上的PIN”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.1i ECS:CIDDE32和DEDED64具有不正确的端口类型(VixTrimeMaulax COMP.VHD)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i核发生器、CYIP5双端口块RAM功能仿真模型表现出不正确的行为
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i SP6时序分析器——“运行TPCED程序用于分析CPLD的问题”。进程退出代码2。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
PROM – XC18V00和XC1700 PROM引脚兼容吗?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i ECS-情况不保存在由ECS编写的HDL网表中。
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
3.1i ECS:必须保存示意图以推动或弹出新符号。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i ECS:错误:NGDBug:455 -逻辑网“XXX”有多个驱动程序
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
250
251
252
253
254
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则