首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 404
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Zynq-7000的设计咨询:2018.2(及更早版本)U-Boot在加载分区时不使用BootROM验证的PPK并存储在OCM中。
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
Zynq-7000的设计咨询:2018.2(及更早版本)U-Boot不验证分区标头。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
用于PCI Express(PCIe)的队列DMA子系统 – 使用DPDK驱动程序的性能
xilinx_wiki
7年前发布
414
0
0
xilinx_wiki
XAUI – 此核心已被弃用,从Vivado 2019.1开始将不再可用
xilinx_wiki
7年前发布
86
0
0
xilinx_wiki
RXAUI – 该核心已被弃用,从Vivado 2019.1开始将不再可用
xilinx_wiki
7年前发布
84
0
0
xilinx_wiki
AXI以太网精简版 – 该核心已被弃用,从Vivado 2019.1开始将不再可用
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
以太网PHY MII减少MII(MII_to_RMII) – 该核心已被弃用,从Vivado 2019.1开始将不再可用
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
DisplayPort RX子系统IP – IP支持哪些视频分辨率,IP支持自定义分辨率?
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
DisplayPort TX / RX子系统 – 为什么XAPP1271不再可用?
xilinx_wiki
7年前发布
100
0
0
xilinx_wiki
xxv_ethernet和L_ethernet:Board Tab支持Kintex和Virtex UltraScale +板
xilinx_wiki
7年前发布
40
0
0
xilinx_wiki
在UltraScale和UltraScale + TXPRBSFORCEERR中,每个脉冲可以产生2个错误,而不是一个
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
Zynq UltraScale + MPSoC – 视频编解码器单元(VCU) – 为什么QP值并不总是遵循我的QPs.hex文件?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
在极少数情况下,某些时钟校正设置在UltraScale和UltraScale +收发器GTH / GTY中设置不正确
xilinx_wiki
7年前发布
120
0
0
xilinx_wiki
ChipScope Pro Analyzer – 如何使用非JTAG兼容的非Xilinx器件初始化JTAG链
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
12.1 PlanAhead – 更改成本表后不显示“应用”按钮
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
12.1 EDK – SDK“下载操作超时”错误
1
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
12.1 – 使用.pxml文件运行并从命令行运行时,SmartXplorer失败。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
12.2 TRCE – 我的TIG被PERIOD约束覆盖
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
MIG Spartan-6 MCB – 信号“selfrefresh_enter”浮动在生成的MIG设计中。这应该悬浮在用户设计中吗?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
12.1 EDK – 当终端上没有输出时如何调试XPS设计?
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
12.1 PlanAhead – 将11.5 I / O规划项目转换为12.1后,缺少多个平面图
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
汽车Spartan-3E – 哪里可以找到封装热参数?
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
MIG Virtex-6 DDR3 / DDR2 – 为什么HXT器件的最大数据宽度为120位?
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
12.1 EDK – 在进行BFM仿真时,我得到错误:(vsim-4008)对象’read_cmd(24:31)’未找到
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
Spartan-6 IBIS模型 – 没有“左/右”LVDS输入模型可用
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
ModelSim – 致命:(vsim-7)无法在rb模式下打开VHDL文件“./fir_core_init.mif”
xilinx_wiki
7年前发布
67
0
0
xilinx_wiki
许可 – VMware卸载后的许可证无效
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
错误:PhysDesignRules:760 – 如果在双向信号上使用,则LVDS的I / O标准不兼容编程
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
12.1 iMPACT – 当我尝试使用iMPACT从Spartan-6 FPGA读回DNA时,为什么我会看到全0或全1,我该如何解决这个问题?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
串行RapidIO – 不同流控制模式下的逻辑资源利用率
xilinx_wiki
7年前发布
8
0
0
上一页
1
…
25
26
27
28
29
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
404
阅读
24.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则