首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
错误:(vsim-8388)找不到MVC共享库:MvcHome目录''不是可用版本中可用的Linux GCC版本的有效MVC安装:)。请检查modelsim.ini或命令行(-mvchome)中的MvcHome设置。
xilinx_wiki
6年前发布
98
0
0
xilinx_wiki
为什么我的DSP设计在与Error(170079)匹配期间失败:无法放置节点?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
为什么我在计划阶段会遇到违规行为?
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
“警告(169202):多个配置引脚组中的VCCIO不一致。配置引脚包含在”内部配置“配置方案的2个存储区中,并且有2个不同的VCCIO。
xilinx_wiki
6年前发布
89
0
0
xilinx_wiki
为什么PC无法在Windows 10的FPGA开发套件中检测到PCI Express板?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
使用Quartus Prime 18.0 Pro EditionProgrammer和工具安装时,为什么我在Signal Tap中缺少一些图标?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
为什么我在VCS仿真中的混合端口RDW中获取新数据而不关心我真正的双端口RAM?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
内部错误:子系统:VPR20KMAIN,文件:/ quartus/fitter/vpr20k/altera_arch_common/altera_arch_place_anneal.c,行:2744
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
内部错误:子系统:DMIG,文件:/ quartus / ddb / dmig / dmig_hps_merge_rule.cpp,行:72
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
内部错误:子系统:DMIG,文件:/ quartus/ddb/dmig/dmig_checker.cpp,行:307
xilinx_wiki
6年前发布
36
0
0
xilinx_wiki
为什么在VNC客户端上执行Intel Quartus 18.0时会出现OpenGL不可用错误消息?
xilinx_wiki
6年前发布
40
0
0
xilinx_wiki
错误(13799):env_vhdl2008.vhd中的VHDL子程序声明错误(9):函数或过程声明“stop”必须具有相应的子程序体
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
为什么组件编辑器在保存和重读之前不会在添加/删除时更新接口?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
***致命错误:0X00007FFEEFCDB1A0访问冲突
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
内部错误:子系统:U2B2_ROUTING,文件:/ quartus / db / u2b2_routing / u2b2_nd_routing.cpp,行:1681
xilinx_wiki
6年前发布
46
0
0
xilinx_wiki
错误:hard_etile.alt_ehipc3_0:“选择以太网速率”(ehip_rate_gui_sl_0)“10G”超出范围:“25G”
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
当我在英特尔®QuartusPrime Pro软件版本18.1中启用RSFEC时,为什么以太网英特尔®FPGAIP的E-tile硬IP将我的以太网速率从10G改为25G?
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
如何将Windows Server 2016文件路径支持从260扩展到1024个字符?
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
在为Intel®Arria®10器件生成50GInterlakenIntel®FPGAIP示例设计时,是否会创建Cadence Xcelium仿真脚本?
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
错误:low_latency_40g_eth_top.alt_e40_0:40GBASE无流程控制,优先级队列应设置为1
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
当使用用于以太网英特尔®FPGAIP的英特尔®Stratix®10,H-tile Hard IP时,过大的帧剥离会导致无效帧呈现给用户逻辑。
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
英特尔®Cyclone®10GX器件是否支持100G Interlaken IP?
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
当使用英特尔®Stratix®10,E-tile Hard IP用于以太网英特尔®FPGAIP时,超大帧剥离会导致无效帧呈现给用户逻辑。
xilinx_wiki
6年前发布
35
0
0
xilinx_wiki
英特尔Cyclone®10GX器件是否支持50GInterlakenIntel®FPGAIP?
xilinx_wiki
6年前发布
68
0
0
xilinx_wiki
在使用低延迟100G以太网英特尔Stratix 10 FPGA IP内核时,如何成功执行通道交换,例如为英特尔®Stratix®10GX FPGA开发套件的QSFP接口执行的通道交换?
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
错误:tmp.alt_ehipc3_0:“选择以太网IP层”(ehip_mode_gui_sl_0)“MAC + PCS”超出范围:“MAC + PCS + RSFEC”
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
英特尔®Cyclone®10GX器件是否支持SerialLite III流式英特尔®FPGAIP?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
在为Intel®Arria®10器件生成100G Interlaken IP示例设计时,是否会创建Cadence Xcelium仿真脚本?
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
为什么用于PCI * Express的英特尔®Arria®10Hard IP处于根端口模式,当链路禁用位设置为1时,LTSSM不会保持在禁用状态。
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
如何在Intel MAX10中启用JTAG安全性?
xilinx_wiki
6年前发布
92
0
0
上一页
1
…
23
24
25
26
27
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则