首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
1.5 I MAP警告:XVKDR:3块检查:悬空CyIIT输入。COMP
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M15I:硬件调试的实验室安装,Jtag Programmer,PROM文件格式化器:工具不启动
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
M15I ViTEX-Pi2UCF:在VIETEX器件中的时钟信号UCF数据中使用了不正确的信号名称。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
9500数据表-什么是“块软件可选择”的上拉电阻器选项?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
由于偏置约束的问题,PAR出现了挂起的情况。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1 CCOREGEN:在浏览Butlook按钮时不读取新项目GUI中输入的路径
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i ColeGEN,Solaris 2.6:项目选择Browser需要几分钟浏览Solaris 2.6(Read)上的/home和其他挂载点(RLE)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5:TrCE:时钟域之间的错误偏移计算
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.2i基础项目管理器-在尝试打开设计文件后,一条消息报告“LMACS:库是只读的”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
VelTeX计时-对于不同端口(TBCCS)定时参数,CKLA-> CLKB设置时间是什么?
xilinx_wiki
6年前发布
109
0
0
xilinx_wiki
1.5 i VIETEX MAP – MAP正在从周期约束中删除一些FF路径。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i SP2 VIETEX PAR – FATALL错误:路由:XVKRTLosi:1867:1.171.4-内部路由器错误。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
VelTEXI/-II PRO/-4/-5/-6配置-完成PIN变高,但器件未启动(I/OS为非活动/ 3次声明)
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
M1.5 I:时序分析器:SRL16S通过TrCE置于两个“上升”和“下降”时钟组中
xilinx_wiki
6年前发布
101
0
0
xilinx_wiki
1.5 I:基础安装和发布文档:第115页,“没有包含ViTeX的比特流生成”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i VIETEX映射- RROCs不能应用于SRL16S
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1i Floorplanner——逻辑选项卡中的“工具提示”选项不起作用(仅日语版本)
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
1.5 i SP2映射-应用错误已经发生(访问违规),MS Studio发布
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i SP2 VyTeX背面注释- Ngdanno发出警告,说明100%回注释是不可能的。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M15I SP2 XC400 0xLA定时-新的速度数据是可用的。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
1.5 i SP2 9500 XL HPROP6-在XPRO6中XOR3和更大的错误实现
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
1.5 I SP2 CPLD封装- BG256封装增加9528 8xL和9528 8xV
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M15I SP2 XC400 0XV时序- XC400 0XV时序分析错误报告20~NS延迟数据输入到因弗。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i SP2 VIETEX PAR PAD报告不正确报告VREF引脚
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
1.5 I SP2 X400 0XV定时-一些错误的速度值已纠正在XC400 0xV速度文件。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 i SP2 VIETEX映射-不能满足CC/8CE和FDRSE设计的LOC/RLOC约束
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 i SP2 HITop-HITOP未能选择9536XL和957 2XL器件在自动选择模式。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
在VREF引脚上不能启用1.5 i SP2 VIETEX BITGEN下拉。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 i SP2 HIPOP -错误:C244- [内部错误]损坏的分区产品项。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
M1.5 I SP2 XC400 0XV定时- PAR DOE不优化路由,由于速度文件问题。
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
292
293
294
295
296
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则