首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 405
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
V1.5核心生成器-错误(固定)时间戳/日期在EDF中产生的核心生成器。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1IXC4000 MAP-连接到TDO焊盘当信号合并时丢失(警告:X4KDR:23…COMP……”DIAYRSCI“没有任何正在使用的引脚”
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
F1.4仿真器:选择“仿真单组件”选项时删除公式
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
V1.5,V1.4核心发电机-定点速度优化乘法器缺少CE引脚。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
V1.5,V1.4核心生成器,Solaris -“负载系数”浏览器显示所有文件,而不是仅用.COE扩展文件。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
V1.5核心生成器“视图init值按钮”不支持VIETEX块RAM。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i核心生成器- 4000个单端口RAM、双端口RAM、注册ROM和SDA FIR滤波器的数据宽度被限制在31以下
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
V1.5,V1.4核心生成器-“磁盘满”条件可能导致CalEGEN无限循环(错误:java. Io.IOExt:Read Error)。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.1i核心生成器:“警告:核心12x12y乘法器(8×8-乘法器)没有产生产品VerilogSim”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
V1.5,V1.4核心生成器-光标(箭头)键产生数字时,NoLoCK键在Solaris上活动。
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
M1.4 5200:TRCE报告“0项分析”,从:到:TimeSim.
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1i COREGEN:“错误:SETPATION命令失败”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
91i比特-为什么VIETEX不把数据传递给DOUT?“-G调试比特流”选项的目的是什么?“调试比特流”如何与正常的比特流不同?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础,时序仿真——如何在基础逻辑仿真器中保存内部网络层次结构?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
TQ/HQ/PQ/VQ(所有QFP)包-这些包的主要成分是什么?
xilinx_wiki
7年前发布
26
0
0
xilinx_wiki
V1.5,V1.4核心生成器-目录路径
不应包含超过8个字符的任何目录名称。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
V1.5,V1.4核心生成器——COREGEN数据表和框图中总线命名约定的澄清——N、N、M和M索引
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
A1.4/F1.4 MAP- FATALHOLL错误:X4KMA:X4KMAGRCLAPS.C:1001:1.90.128-在PACKLULTFROP()中没有可用的路由与H输入PIN 8交换
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i,V1.5,V1.4 CalEGEN,VIEWCORD,基础:COREGEN生成的符号与核心数据表中所示的符号不匹配。
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
V1.5,V1.4核心生成器,基础符号PIN排序可能在V1.4和V1.5版本之间不一致
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
V1.5 COREGEN:一些列是空白的(性能/速度)表征数据表的08级速度部件。
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Mx.x:BSCAN引脚(TDO,TDI,TCK,TMS)未被报告为5200器件。
xilinx_wiki
7年前发布
43
0
0
xilinx_wiki
FPGAExpress2 .x,3 .x:约束编辑器将不允许分配超过4个BUFGS
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
F1.4状态编辑器:复制和粘贴分离条件/动作文本
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.5个4KXL PAR-PAR将不利用“孤”偏移约束
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
M1.5:TrCE内核转储或导致应用程序错误
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
V1.5核心生成器.VIETEX块RAM的示例.COE文件
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA配置-在4000系列器件配置之前的DOUT引脚状态
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i定时-没有负偏移、设置或保持时间被报告
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i基础原理编辑器-错误:“不能读取宏:DAT-TAN/LMACS:块偏移太大”
xilinx_wiki
7年前发布
5
0
0
上一页
1
…
313
314
315
316
317
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
405
阅读
24.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则