首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
MX XEPIC——如何添加探测器或路由信号?
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
SyPrime:如何使用SysUnIs启用属性?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
3。FPGAExpress-哪里有IEEE和SyopSype VHDL库?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
XC2000/XC3000/XC4000/XC5200:连接两个输出引脚增强电流驱动
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
基础F1.3,XABEL:联机帮助显示Xabel-LC= FBNN属性不正确的语法。
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
M1.x ngdBug。错误BASUT -问题解析”。
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
F1.3/F1.4XVHDL基础:使用输入/输出锁存器
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
*过时的*M1.3 JTAGProgrammer:无法建立与电缆的通信
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
基础项目管理器:分层,错误XR57 -输入信号驱动一个以上的输入缓冲区。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
XabelF1的基础:涉及ABL2EDF的dioEDA错误
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
M1.4CPLD:交互式时序分析器在7K设计时调用无用的消息
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
F1.3/F1.4 XVHDL基础:I/O触发器(IFDX1)实例化
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
Xabel/Fund F1.3/联盟:使用F1.3的XABEL与联盟包(Meor,VIEWLogic)
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
VIEWLOGIC:将预统一库原理图设计转换为统一库
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
概念HDL:XC400 0X示意库必须用于目标XC400 0EX、XC400 0XL或XC400 0XV设计
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i设计管理器-我的输入设计网表已经移动了位置/驱动器,我如何转移/恢复我的项目信息?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
A1.4/A1.5:由NGDBube报告为“未展开”的逻辑块
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
基础F1.x,Xabel6:Xabel不能从网络运行
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
错误:BASNB-“安全错误-无法锁定NGDBug许可证:没有这样的特征存在(-51 16:2)没有这样的文件或目录。”
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
IBIS-什么是iBIS模型(而不是SPICE模型)?
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
VIEWSIM和M1.2:加载FrimeSim.xmm给出了没有发现RAM实例的错误。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.X EPIC——脚本->回放过程生成“错误:BASEP-站点”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.x EPIC错误:BASPR -解析错误发生在第6行,令牌“;”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
M1.4MAP/PAR:PAR错误:BASPR-SSSLe0105E:无效令牌,第13行,偏移38,
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
63i CPLD,CPLDFIT——“警告:CPLD:819或CPLD:823时钟CLK出现在偏移TimeSime中,当前必须明确声明为全局时钟……”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.4CPLD——如何预留PIN或宏蜂窝以备将来使用?
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
M1.4:FATALLIOLUB:BASUT:BasutSalk.C元件超出范围
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
1.4 XC9500系列TAGEng-详细的定时报告包含一些带有q扩展的信号。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
M1.4:TRCE报告大延迟TBUFs驱动的网络上拉
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.4映射:DROPSPIX属性优先于其他TimeScript,而不考虑流中指定的位置。
xilinx_wiki
6年前发布
6
0
0
上一页
1
…
332
333
334
335
336
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则