首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
M1 PLDYEDF2SIM,PLDYXNF2SIM,PLDYEDF2TIM-“错误:找不到外部部分”$ SimPRES/YOGY”
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
M1.3 MAP映射不会将缓冲区(或逻辑优化为缓冲区)转发到封闭的FMAP(MAP=PUC或PLC)
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
基础仿真器:如何打印特定范围的仿真波形
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
**过时的**V1.5,V1.4 COREGEN,WorkVIEW Office,M1:实现的模块比数据表中指定的CLB计数高得多
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
基础XVHDL,XC9500:如何将输出设置为高阻抗(HI-Z)
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
数据手册:应用于商业、工业和军事器件的时序数据
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
基础状态编辑器:如何修改状态机的编码方案(即一个热点)?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
* ObSeleT*M1.3 JTAGProgrammer:如何读取第三方BSDL文件
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
F1.x/Xabel:XEPLD/PLASASM属性不支持基于EDFF的ABEL流
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Xabel6支持CPLD的Xilinx属性
xilinx_wiki
11个月前回复
8
1
0
xilinx_wiki
FPGAExpressV1.2基础1.3:用FPGAExpressV1.2 HDL和F1.3逻辑仿真器进行仿真
14
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
M1-TNM放置在PAD和BUFG/IBF之间的网络上,不向前追踪
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
1.5 I/2.1I:TrCE:周期的“高”或“低”关键字可能不像预期的那样使用偏移量。
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
FPGAExpress1.2.基础1.3:用FPGA Express 1.2创建HDL宏,以放置在基础1.3顶级示意图上
3
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
91i ngdBug/Objult-用户约束文件(UCF)创建“错误:BASPR-SSSLe0105E:无效令牌”
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
FPGAExpress:实例化EDFF从基础图到顶级FPGA Express Verilog或VHDL设计
4
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
2.1i设计管理器-在使用Ex/W时内核转储
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
CPLD:CPLD命令行不支持从NETLIST读取部分属性。
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
XABEL,基础3.1I- AHDL2BLF或BLIFOPT步骤在ABL2EDF过程中无限期地运行
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
CPLD XC9500/XL/XV——如何计算锁存器的定时?
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
SyopSype FPGA编译器:来自DcS壳的分析命令的错误代码“VE-0”
xilinx_wiki
6年前发布
31
0
0
xilinx_wiki
基础1.FX项目管理器:在Win 95下启动非常慢
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
基础F1.3,XVHDL:XVHDL(Meta MAMOR)V3.0.3升级可在Web应答页面上获得
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
CPLD XC9500系列——为什么XC9500家族库具有上拉元件?
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
DC2NCF:如何使用SETXMax延迟作为SETHOMYYCRELYPATH命令的替代?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
M1.3.7EPIC崩溃在XC4062XL当试图添加OPAS。
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
M1.3映射:OPTX错误-错误:X4KDR:7(Foundation F1.3特定)
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
基础F1.3,XVHDL 3.0.2:错误L20/CO:Xilinx 4KE库不包含锁存器(α480约束)
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
基础F1.xXabel:XePLD/PLASASM“分区”属性不支持
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
M1.4时序分析器:打开文档失败(Win 95)
xilinx_wiki
6年前发布
4
0
0
上一页
1
…
331
332
333
334
335
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则