首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 469
关注 140
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
chenning
2年前更新
52次阅读
关注
提问
auraro 64B66B 如果把回环模式改为000 那么channel_up 就一直为低 但是如果改为010 channel_up 就能为高了,为什么会这样?
评分
回复
分享
舟井
2年前发布
82次阅读
关注
提问
求助上板后结果与仿真结果不同的调试方法(考虑与时序有关)
本人使用vivado 2017,编写一个五级的MIPS流水线;希望通过对外设寄存器读写以改变外设(七段bcd管)的显示。根据仿真来看一切正...
评分
回复
分享
xiaobing
2年前更新
51次阅读
关注
提问
fpga管脚约束文件怎样为信号选择合适的管脚和电平?
fpga小白,现在在做的一个项目需要自己设置模块然后将其放到fpga上面跑,现在在管脚配置上碰到了问题,不知道该怎么为信号选择合适的管脚和电平。网上查的资料都只教如何使用管脚配置文件,没有教怎么选择管脚和类型,问bing也只说去查数据手册和开发板、核心...
评分
回复
分享
lys3616
2年前更新
84次阅读
关注
提问
AD采集数据FPGA做FFT处理的问题
在做项目的时候遇到一个问题,求大佬们解答一下要求对频率范围为5Hz到5000Hz的三路振动信号进行采集,打算用一块AD复用三个通道来进行采集,采样频率打算用60KHz,那么每通道的实际采样频率是不是就是20KHz呢?这样是不是就能满足每通道采样频率为信号频率的4...
评分
回复
分享
FPGA初学者
2年前更新
45次阅读
关注
提问
初学者求助FLASH无法上电自启动问题,可以有偿咨询
请教大佬们个问题,我自己做的FPGA板子,芯片用的是XC7A100TFGG484,现在遇到的问题就是,将程序固化到flash里边可以成功,但是断...
评分
回复
分享
BinMu
2年前发布
19次阅读
关注
提问
小白求助-如何确定FMC接口的电平标准?手册里只标了LVDS
请求各位大佬解答我使用的评估版是KCU 105,UserGuide中对于FMC HPC/LPC的接口电平标准只标注了LVDS,但是没有说明具体的电源电压是多少,手册里也没有找到其他相关信息请问应该怎么确定接口的高电平是多少?
评分
回复
分享
Azzz
2年前发布
71次阅读
关注
时序约束问题
我的时序报告里面报告no clock 我这个信号是顶层的输入信号由外部驱动的呀,为什么还要时钟?
评分
回复
分享
BinMu
2年前发布
40次阅读
关注
提问
小白求助-关于FMC接口引脚的设置
如果将一个FMC接口与FPGA连接,但PCB上FMC接口的PRSNT_M2C_L引脚设置为了悬空,并未连接到地,请问这样影响FMC接口的正常使用吗
评分
回复
分享
lzzlzzlzz
2年前发布
55次阅读
关注
DFB激光器的稳频系统。用FPGA做
我目前要做的是DFB激光器的稳频。目前差一个数字电路的稳频系统,我打算用FPGA来实现。要求:一个ADC(内置或者外接的模块)八通道以上,来采集8路电压信号,通过主控处理,再由2路输出的DAC来控制激光器,,相当于一个反馈系统,用到的算法可能有PID之类的(...
评分
回复
分享
yinhk
2年前更新
321次阅读
关注
ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集
1,硬件工作环境
ADC:ADS52J90。FPGA:kintex7。供电:12V/4A 直流电源。该板卡最多外接32通道2Vpp模拟信号以及20路外部触发信...
+9
评分
回复
分享
南路一號
1年前发布
13次阅读
关注
提问
KV260使用HDMI接口进入了命令行模式,但无法连接键盘
如何进入KV260上的linux系统啊?命令行显示:petaLinux 2021.1 xilinx-k26-starterkit-2021_1 tty1xilinx-k26-starter-2021_1 login:但usb连接键盘,键盘没反应,我怎么输入呢?求教大佬
评分
回复
分享
一切从凌开始
11个月前发布
50次阅读
关注
FPGA采集camer link数据出现彩色光晕
使用DS90CR288A与DS90CR287作为camera link的编解码芯片,通过工业相机产生彩条数据,FPGA进行转发到相应的采集卡,使用软件抓取数据,表明彩条数据正确,而采集实际的数据,会出现彩色光晕,这一块是因为什么呢?
评分
回复
分享
劳动党党鞭
9个月前发布
143次阅读
关注
vivado联合modelsim仿真,modelsim无法正常弹出求助
刚拿到师兄的工程,他用vivado自带的仿真的时候会有正常的波形,而且代码已经上过板子了,不会有问题。但是我用modelsim仿真的时候modelsim根本弹不出来,会一直加载,无奈只能手动取消。这个工程里面有一个模块是用simulink生成的,里面的.v文件特别多,当不...
评分
回复
分享
BinMu
9个月前发布
19次阅读
关注
提问
小白求助-FPGA上SMA接口使用咨询
各位老师,我需要使用FPGA上的SMA接口控制外部仪器,但我的FPGA上没有GPIO SMA我是否可以用SMA_CLK输出一个使能信号?
评分
回复
分享
史志豪
8个月前发布
29次阅读
关注
提问
fpga开发遇到的问题
当我使用mrcc作为时钟输出时,最终的结果正常,不过我用srcc作为输出时钟的时候结果就不太理想,然后他俩都用600m的差分时钟,这...
评分
回复
分享
cbclove
8个月前发布
18次阅读
关注
提问
求助大佬,我想实现点击一次按键实现相位突变,但是我的代码不知道为什么相位一直不改变,哪位好心大佬帮忙讲解一下
`timescale 1ns / 1ps module top(input sclk ,input srst_n , //锟斤拷一路ADC input [9:0] ad_data_1 , //锟斤拷一路ADC锟斤拷锟斤拷 input...
评分
回复
分享
大山雀
7个月前发布
15次阅读
关注
求助!自定义IP核无法再次修改
在调试一个自定义IP核,发现对IP核工程里的.v源文件做的修改无效。排查后发现是顶层工程会复制一份源文件到.gen目录里,架空了原本的源文件。好比我的自定义IP核里的源文件是LOGIC.v,顶层工程在导入IP时会复制一个LOGIC1.v来并以此为准,对LOGIC.v的修改并不...
评分
回复
分享
15124424980
6个月前发布
26次阅读
关注
EDA和fpga的区别
简单来说,EDA是“工具”,而FPGA是“材料”。用一个比喻来理解:EDA 就像是建筑师和工程师使用的一整套设计软件和工具(如AutoCAD, Photoshop, 结构仿真软件等)。FPGA 就像是一块可塑性极强的万能建材(比如乐高积木),你可以用它来搭建出房子、汽车、机...
评分
回复
分享
FDD-RTL
6个月前发布
9次阅读
关注
提问
GT设置 Combine plus/minus commas
GT_WIZARD IP中在对齐中有一个选项: Combine plus/minus commas ,看手册描述是如果使能该选项,则MCOMMA和PCOMMA模式将合并,comma对齐模块将在串行流中搜索两个K码,实现16b或20b的K码对齐功能。有点疑问,勾选后需要在接收端连续检测两个BC。那怎么分辨两...
评分
回复
分享
zhenfanhei
6个月前发布
16次阅读
关注
OSERDES2要配合BUFIO2吗?如果使用不在同一BANK的IO做为时钟要怎么处理呢?
大家好,新手使用spartan6的OSERDES2搞lvds输出, 仿真正常.BANK0做为单端输入28bit单端数据,CLK没接在GCLK引脚BANK1做为LVDS输出, 必须要bank1的GCLK脚接入时钟才行吗?可以使用PLL或者DCM来驱动吗?谢谢大家!
评分
回复
分享
Deviltcx
3个月前发布
22次阅读
关注
FPGA,flash的存储问题,有没有大神帮我解决一下的,初学者,求求求求求了
纯逻辑代码编写,正点原子的学习视频,我使用了他们的例程flash代码,由于他们是自加的逻辑来进行验证,而我想存入我自己写的数据,我的设计是俩个模式,一个正常模式是输出解析完sbus的pwm信号,一共24个11位数据,一个设置模式是存入这些pwm值,然后我将其...
评分
回复
分享
Azzz
3个月前发布
6次阅读
关注
SRIOIP通信问题
目前DSP和FPGA之间通过SWRITE完成数据的双向通信,我在测试时发现 偶尔故障情况下buf_lcl_phy_buf_stat_out始终是5'b10000,且buf_lcl_response_only_out一直是1
评分
回复
分享
上一页
1
…
366
367
368
跳转
140人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
469
阅读
29.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则