首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 446
关注 130
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
13.4 SDK – 远程调试的一步一步程序是什么?
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
MIG 7系列 – QDRII +设计缺少读取数据路径的PHASER_OUT约束
1
xilinx_wiki
7年前发布
55
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.3 – 禁用“源维护支持”选项
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
AutoESL – 简单的系统生成器和AutoESL集成Costas循环示例
xilinx_wiki
2年前回复
78
0
0
xilinx_wiki
13.4 EDK [Zynq] – QEMU在启动时挂起 – 消息“关闭启动控制台earlycon0”
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
ISE SmartGuide – SmartGuide信息
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
13.4 EDK – “错误:无法与端口2350建立套接字连接”
xilinx_wiki
7年前发布
55
0
0
xilinx_wiki
Vivado – 错误:[Common 17-165]解析’.tcl’时位置选项太多,请输入’-help’作为使用信息
1
xilinx_wiki
1年前回复
281
2
0
xilinx_wiki
LogiCORE IP RXAUI v2.2 – 针对7系列通用ES硬件
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
XAUI v10.2 – 在7系列通用ES器件上实现核心所需的更改
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
PlanAhead – 添加ChipScope工具时,不会独立处理多个综合和实现运行
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
7系列FPGA设计助手 – 故障排除
xilinx_wiki
7年前发布
82
0
0
xilinx_wiki
7系列FPGA设计助手 – 解决常见的时钟问题
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
Zynq-7000 SoC – 我可以交换PS DDR DQ引脚进行电路板设计吗?
xilinx_wiki
7年前发布
229
0
0
xilinx_wiki
FIR编译器v6.3 – 核心是否支持不同采样率的不同通道?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
14.1 – EDK – 与Zynq PS和Microblaze之间的访问共享相关的已知问题
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
Xilinx Spartan-6 FPGA设计助手 – 在结构中设置逻辑控制
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 为Spartan-6 FPGA设计
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 在Spartan-6 FPGA中设计Block RAM
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 为Spartan-6 FPGA中的I / O,PCIe,存储器控制器和DSP设计
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
当flatten_hierarchy设置为none时,Vivado Synthesis能否在较低级别的模块中推断出三态逻辑?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 在Spartan-6 FPGA中设计时钟结构
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 在Spartan-6 FPGA中设计可配置逻辑结构
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Vivado约束 – 时序约束编辑器在Elaborated设计中不可用
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 使用Block RAM CORE Generator和FIFO CORE Generator设置用于HDL代码的块
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 如何推断HDL代码中Block RAM和FIFO原语的使用
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 有关时钟向导的信息
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 有关使用不同时钟缓冲器的详细信息
xilinx_wiki
7年前发布
35
0
0
xilinx_wiki
Spartan-6 FPGA设计助手 – 在结构中使用分布式存储器
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
13.4 EDK – 我可以使用CCLK配置我的FPGA而不是SDK中的JTAGCLK吗?
xilinx_wiki
7年前发布
10
0
0
上一页
1
…
68
69
70
71
72
…
368
下一页
跳转
130人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
446
阅读
26.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则