首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
13.4 EDK – 导入现有外围器件时不包括CIP HDL文件
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
Zynq-7000,千兆以太网模块 – EMACPS驱动程序 – 以太网驱动程序示例不起作用
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
Vivado实施 – Vivado是否支持多线程实施?
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
Zynq-7000 SoC OS – Xilinx SDK是否支持Zynq的Linux器件树生成器?
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
14.1 EDK – 导出到硬件会产生内部数据异常:xps应用程序失败!
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
7系列FPGA – 通过DRP动态重配MMCM / PLL的地址和值是什么?
xilinx_wiki
6年前发布
328
0
0
xilinx_wiki
LogiCORE IP XAUI v10.3,7系列GT收发器 – 链路伙伴复位或电缆重新插拔后,核心无法实现对齐
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
14.1 EDK – XILINXD_LICENSE_FILE未被EDK XPS使用
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
ISE SmartXplorer – 时间分数不为零,但最坏情况松弛是一个正值
2
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD) – 在2通道模式下使用OSD时,为什么操作仅限于偶数像素边界?
xilinx_wiki
6年前发布
41
0
0
xilinx_wiki
14.1 PlanAhead – MAP期间的JTAG链错误
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Vivado / PlanAhead – Vivado或PlanAhead是否具有类似于Project Navigator选项的“清理项目文件”选项?
1
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
如何在Compxlib for Modelsim中编译SecureIP库?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Vivado – 如何使用Tcl选择顶级模块
xilinx_wiki
6年前发布
60
0
0
xilinx_wiki
Spartan-6 – 未使用双通道中的一个收发器时,RX,TX和REFCLK引脚应连接到什么位置?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
Vivado Tcl – 在重置运行之前如何确定实施运行是否存在?
xilinx_wiki
6年前发布
56
0
0
xilinx_wiki
Xilinx文档导航器(DocNav) – 在哪里可以找到更多信息?
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
14.1 EDK,AXI互连 – 互连14.2 GUI预览
xilinx_wiki
6年前发布
41
0
0
xilinx_wiki
DLYSRESETDONE上的7系列GTX最小脉冲宽度和缓冲旁路自动模式下的PHALIGNDONE
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Vivado IP流程 – VLNV一词代表什么?
xilinx_wiki
1年前回复
274
1
0
xilinx_wiki
许可 – 我在哪里可以找到Vivado设计套件的最终用户许可协议(EULA)和第三方许可协议?
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
14.1 EDK,SDK – 修改编译器库选项会破坏项目(ld.exe:找不到-l-Wl)
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
CompXlib – 警告:CompXlib:272 – 由于某些问题,CompXlib无法备份’C:/modeltech_66f/.bak’文件
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
7系列 – 错误:Bitgen:145 – 如果设计未使用Multiboot并且未设置Bitgen -g ConfigFallback选项,为什么RS0和RS1引脚仍然存在?
xilinx_wiki
6年前发布
72
0
0
xilinx_wiki
RXAUI v2.3,Vivado – Verilog模块的潜在命名冲突
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
AutoESL – 综合报告错误“@E [SYNCHK-74]不支持递归函数:在以下函数中找到递归’ap_fixed_base – >’ap_fixed_base’”
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
14.2 EDK – 切换PS_SRST_B在使用BOOT.bin从SD或QSPI启动时不配置PL
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
Vivado HLS – 为什么循环的行程计数和延迟未确定?
xilinx_wiki
6年前发布
129
0
0
xilinx_wiki
AutoESL – 如何指导使用2级流水线多路复用器实现乘法?
xilinx_wiki
6年前发布
61
0
0
xilinx_wiki
SelectIO Design Assistant – 调试不提供预期数字值的芯片之间的接口。信号完整性调试的最佳实践
4
xilinx_wiki
6年前发布
14
0
0
上一页
1
…
78
79
80
81
82
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则