首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Vivado – link_design与synth_design Tcl命令
xilinx_wiki
7年前发布
238
0
0
xilinx_wiki
Vivado综合设计助手 – SystemVerilog数据类型支持
xilinx_wiki
7年前发布
204
0
0
xilinx_wiki
Vivado – 将ISE设计导入Vivado会导致Java错误:“java.lang.NumberFormatException:对于输入字符串:”0,8“
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP视频去隔行器的设计咨询主答复记录
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
Vivado实现 – BUFMR和BUFR在同一时钟区域之间的未布线网络
xilinx_wiki
7年前发布
301
0
0
xilinx_wiki
14.2Place – ERROR:布局:1388 – 无法安排的位置!已发现BUFDS / GT时钟组件对未放置在可路由的BUFDS / GT站点对上。
1
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 使用ECC_TEST =“ON”时出现“ERROR:HDL编译器:532 – 索引<71>超出范围[63:0]信号”
1
xilinx_wiki
7年前发布
60
0
0
xilinx_wiki
Vivado综合设计助手 – 帮助SystemVerilog支持
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Artix-7 FPGA GTP收发器的设计咨询 – 初始/通用工程样品(ES)芯片的属性更新,问题和解决方法
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
Zynq-7000 SoC – USB驱动程序支持和OTG版本
xilinx_wiki
7年前发布
103
0
0
xilinx_wiki
2012.3许可 – 我可以获得Vivado工具的试用版或评估许可证吗?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC的设计咨询,APU – L2缓存操作需要编程slcr.L2C_RAM寄存器
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
Zynq-7000 SoC的设计咨询 – VCCPLL灵敏度
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Speedprint中快速和慢速角柱的含义是什么?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
PlanAhead – PlanAhead工具未加载MYXILINX环境变量
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
Vivado综合设计助手 – 帮助综合HDL属性支持 – parallel_case,translate_off / translate_on,use_dsp48
xilinx_wiki
7年前发布
50
0
0
xilinx_wiki
Vivado – “write_verilog”命令带有“-rename_top”选项不起作用
xilinx_wiki
7年前发布
29
0
0
xilinx_wiki
Zynq-7000 SoC – 如何向Quad-SPI控制器中的TxFIFO发送少于四个字节的数据?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
MIG Virtex-6 v3.92 QDRII + – 自定义引脚分配验证期间出现DRC错误
1
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
适用于Vivado 2013.1和Forward的LogiCORE IP复合乘法器核心的IP版本说明和已知问题
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
适用于Vivado 2013.1和Forward的LogiCORE IP CORDIC核心的IP版本说明和已知问题
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
用于Vivado 2013.1和转发的LogiCORE IP DDS编译器(直接数字综合器编译器)核心的IP版本说明和已知问题
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
适用于Vivado 2013.1和Forward的LogiCORE IP Divider Generator内核的IP版本说明和已知问题
xilinx_wiki
7年前发布
74
0
0
xilinx_wiki
适用于Vivado 2013.1和Forward的LogiCORE IP DSP48宏核心的IP版本说明和已知问题
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
适用于Vivado 2013.1和Forward的LogiCORE IP Multiplier核心的IP版本说明和已知问题
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
用于Vivado 2013.1和转发的LogiCORE IP乘法器加法器(MADD)核心的IP版本说明和已知问题
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP Reed-Solomon解码器 – 适用于Vivado 2013.1和发行版的发行说明和已知问题
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
适用于Vivado 2013.1和Forward的LogiCORE IP Reed-Solomon编码器内核的IP版本说明和已知问题
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
适用于Vivado 2013.1和Forward的LogiCORE IP Viterbi解码器核心的IP版本说明和已知问题
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Virtex-7 GTH收发器:工程样片(ES)芯片不支持CAUI 8字节FPGA TX接口
xilinx_wiki
7年前发布
71
0
0
上一页
1
…
83
84
85
86
87
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则