首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Vivado综合 – 对于真正的双端口RAM编码样式,当两个端口在同一个always / process块中指定时,Vivado Synthesis工具是否会生成RAM?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
LogiCORE IP SMPTE SD / HD / 3G-SDI – 如何将SMPTE SD / HD / 3G-SDI内核连接到器件上的高速SERDES?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
Zynq-7000 SoC,USB – 将dTD添加到Primed端点可能无法识别
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 强调序写入后跟LDREX可能是死锁处理器
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Zynq-7000 SoC,PL – 单事件翻转(SEU)检测和校正
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Vivado DSP工具(用于DSP的系统生成器)(2012.2) – 发行说明和已知问题
xilinx_wiki
7年前发布
29
0
0
xilinx_wiki
Vivado综合 – MAXIFANOUT综合属性不支持edif网表文件
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
Vivado – 如何定义verilog宏?
xilinx_wiki
2年前回复
635
1
0
xilinx_wiki
Vivado HLS – 在导出RTL步骤期间运行评估时,@ E [IMPL-249]在综合设计时发生错误:错误:TclTasksC:project_030 – 项目集:无法设置“Device Family = aspartan6”。
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
Vivado – 在PlanAhead和/或Vivado中使用什么版本的TCL?
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
Zynq-7000 SoC OS – 如何在Linux中确定CPU时钟频率?
xilinx_wiki
25天前回复
78
3
0
xilinx_wiki
PlanAhead – 无法在站点B5找到实例’processing_ system7_ 0_ PS_ PORB_ pin_ IBUF’,站点位置无效。
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
MIG 7系列DDR2 / DDR3 – 仅限PHY设计指南
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
14.1 – U-Boot无法正确识别QSPI N25Q128(3V)
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
PlanAhead – 如何将PlanAhead HDL目标语言从Verilog更改为VHDL,反之亦然?
2
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD)v5.00.a – 为什么我无法定位7系列低功耗器件?
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
LogiCORE IP视频缩放器,软件驱动程序v4.00.a – 为什么在EDK中使用Video Scaler pCore驱动程序时我的软件会挂起?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Zynq-7000 – 14.1 / 14.2 Xilinx QSPI编程工具(SDK和iMPACT)支持外部环回功能设计
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD) – 软件驱动程序v2.00.a – 为什么软件驱动程序在更新到最新版本的ISE Design Suite后停止使用我的视频屏幕显示(OSD)核心?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
EDK 14.2 – INSTANCE:axi_interconnect_2,PORT:S_AXI_AWUSER,CONNECTOR:axi_interconnect_2_S_AWUSER – 分配给2位宽端口的4位宽连接器
2
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
14.2 – SDK – SDK是否允许Digilent USB JTAG电缆的序列号和速度?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
警告:警告 – [TFIPC]当我仿真我的MIG 7系列设计时,实例端口连接太少意味着什么?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.4 – XPS – 是否支持自定义图形和链接到配置IP GUI以支持自定义IP核(CIP)?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
许可 – “错误:安全:12 – 没有’xx7xxxxx’功能版本2012.07可用(-5),……”
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
2012.2许可 – 2012年不支持器件特定许可.2 Vivado流程?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
14.2 PlanAhead – 将I / O引脚规划项目保存到新的UCF文件会导致java.lang.NullPointerException
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
Xilinx MIG 7系列解决方案中心 – 设计助手
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
14.4 ISE – 帮助查看器不适用于日语操作系统
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Xilinx MIG 7系列解决方案中心设计助手 – 硬件使用和调试
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
14.2项目导航器 – “设计目标和策略”中只有Zynq器件可以使用“平衡”设计目标
xilinx_wiki
7年前发布
8
0
0
上一页
1
…
82
83
84
85
86
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则