Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布36次阅读

MACHXO2设备系列Bandgap的功能是什么？

MACHXO2设备的设计功能允许您通过控制Bandgap等设备子系统来满足静态和动态功率要求。当您关闭Bandgap时，还会关闭模拟电路，例如上电复位（POR），片上振荡器以及参考和差分I / O缓冲器。
有关Bandgap的更多详情，请参阅
MachXO2器件的功率估算和管理 - TN11...

评分

等级-LV1-ChipDebug

8年前发布28次阅读

主I2C IP内核和辅助I2C IP内核之间有什么区别？

您可以将两个内核中的任何一个配置为I2C主设备或I2C从设备。两个内核之间的区别在于主内核具有预分配的I / O引脚，而对于二级内核的端口，您可以分配任何通用I / O.。此外，主内核还可以访问MachXO2器件的配置逻辑。

评分

等级-LV1-ChipDebug

8年前发布21次阅读

如何连接MACHXO2设备的GDDRX2（X4）_RX（TX）.ECLK模块中的信号“clk_s”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布41次阅读

我可以在基于嵌入式块Ram（EBR）的内存模块中实现错误检查代码吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布58次阅读

为什么升级到最新版本的Lattice Diamond软件后，我无法让Aldec Active HDL模拟器正常启动？

从一个版本的Lattice Diamond升级到另一个版本时，您可能会遇到注册表问题，这些问题可能会阻止升级后的Lattice Diamond软件中的Aldec Active HDL正常启动。 Active HDL将在启动时显示错误或根本不启动。此问题在Microsoft Windows 7操作系统中很常见。
如果...

评分

等级-LV1-ChipDebug

8年前发布21次阅读

在平台管理器上，我需要对未使用的引脚做什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布33次阅读

MaxxO2器件执行一个SRAM CRC错误检测需要多少时间？

执行SRAM CRC错误检测检查所需的时间取决于MACHXO2设备的密度和SRAM CRC错误检测时钟驱动信号的频率。也会有一些计算开销，但比较起来比较短。使用以下公式可以找到所需时间的近似值：（Max位/ 8）/SRAM CRC检错时钟驱动频率＝时间（ms）Max是在KBits，并取决...

评分

等级-LV1-ChipDebug

8年前发布16次阅读

MachXO2 FPGA的边沿时钟桥的功能是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布25次阅读

如何在ispPAC-POWR1014 / 1220上使用RESETb引脚？

如果您在同一系统中一起运行多个ispPAC-POWR1014或ispPAC-POWR1220，您可能希望它们同时开始运行。将所有器件RESETb引脚连接在一起将有助于他们这样做。。莱迪思不建议使用RESETb引脚来产生系统复位，或使用它来复位器件。。如果需要从POWR1014生成复位，则应...

评分

等级-LV1-ChipDebug

8年前发布19次阅读

在正常操作期间写入ispPAC-CLK5400的I2C寄存器有什么影响？

ispPAC-CLK5400系列器件上的I2C可访问配置寄存器是移位寄存器，没有辅助并行缓冲器，因此将I2C数据加载到寄存器可能会产生不可预测的动态效应。因此，您不应该计划在不影响操作的情况下即时更新配置。。我们强烈建议您在加载新配置后对部件执行重置操作（即使...

评分

等级-LV1-ChipDebug

8年前发布33次阅读

你能通过ESD保护二极管来给ISPAC-POWR1014或ISPAC-POWR1220供电吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布292次阅读

什么是数字CDR？它与正常的CDR有什么不同？

具有SerDes器件的晶格高值FPGA利用数字时钟数据恢复（CDR）。数字CDR类似于模拟CDR，因为它从数据流中恢复时钟，并对齐时钟的相位以正确地采样数据。不同之处在于如何做到这一点和它的性能。模拟CDR使用电荷泵和环路滤波器来控制振荡器。CDR保持恢复的时钟以...

评分

等级-LV1-ChipDebug

8年前发布24次阅读

使用Platform Manager时，如何在CPLD和FPGA模块之间划分逻辑？

Platform Manager的CPLD和FPGA部分是逻辑上独立的实体。要有效地使用该部件，需要对设计的逻辑进行分区，以便利用每个部分的独特功能。
具有以下任何特性的逻辑功能通常应在CPLD部分中实现：
直接控制功率MOSFET栅极（无中间驱动器）。
监控模拟电压。

评分

等级-LV1-ChipDebug

8年前发布8次阅读

我尝试用格子菱形的IPExcel工具生成PLL模块，但是生成按钮被灰色化。如何在IPExcel中生成PLL？

在必要的配置信息被填入后，点击“计算”按钮。如果所有条目都在指定范围内，生成按钮将变为活动的。“计算”按钮通常隐藏在窗口的底部。你可能需要在窗口向下滚动才能看到“计算”按钮。

评分

等级-LV1-ChipDebug

8年前发布34次阅读

在使用PAC设计器时，我能模拟或分析模拟信号吗？

PAC设计器中的仿真特性是为了帮助实现所执行的逻辑的功能验证。然而，它不模拟或分析任何模拟信号，如VMON输入或TrimDAC输出。在波形编辑器中没有查看任何模拟信号的规定。你可以测量/验证/检查板上的模拟输入或输出电平。

评分

等级-LV1-ChipDebug

8年前发布16次阅读

在LogiBuilder中实现状态机Sequencer指令时，我想在步骤0中创建一个Exception条件，并弹出一条错误消息。那是什么意思？

在器件上电时，器件的模拟部分执行内部校准。通过将内部信号AGOOD激活为逻辑1来指示成功的校准。定序器步骤1，即等待AGOOD，暂停序列，直到VMON输入有效。。在发生这种情况之前，无法启用例外。。因此，在Step0中创建一个Exception会弹出上面的消息。。只能从...

评分

等级-LV1-ChipDebug

8年前发布18次阅读

Power Manager或Platform Manager设备是否具有断电模式以降低功耗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布11次阅读

PAC Designer错误消息“错误ID 8：一次写入至少需要一条输出指令”是什么意思？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布15次阅读

如何访问平台管理器中的内部ADC寄存器？

ADC寄存器可以通过I2C端口访问。有三个ADC寄存器：ADCYValueSHILL（0x07）、ADCQualueVIX高（0x08）和ADCXMUX（0x09）。必须在ADCUMUX寄存器中设置输入衰减器和信道选择器以启动转换。当转换过程中，完成位（AdcValueLo.L. 0）将保持低-“0”。当转换完成时，...

评分

等级-LV1-ChipDebug

8年前发布13次阅读

PAC-Designer中是否有I2C硬件验证实用程序？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布12次阅读

在PAC Designer软件中，NODEx在引脚定义中的含义是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布14次阅读

当银行中的I/O中没有一个被使用时，我应该如何连接VCCIO引脚？

对于未使用的银行，建议将VCCIO引脚连接到1.2V和3.3V之间的任何电源。所有VCCIO引脚需要连接到正电压电源。VCCIO引脚不能允许浮动，也不能连接到地上。驻留在未使用的银行中的VTT焊盘应该没有连接。

评分

等级-LV1-ChipDebug

8年前发布28次阅读

在Windows XP中运行PAC-Designer时，在调用JTAG实用程序时，我收到与PACJTAG.SYS相关的错误消息？有修复吗？

对于Windows XP中的此问题，重新安装PAC-Designer应该可以解决此问题，但如果没有，请执行以下操作。
选择Windows [开始] - ＆gt; [跑]。
弹出“运行”窗口时，在[打开：]部分键入“regedit”，然后选择确定以打开“注册表编辑器”窗口。
在Registery Editor...

评分

等级-LV1-ChipDebug

8年前发布19次阅读

不使用VMON模拟输入时，比较器的设置应该是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布29次阅读

如何将值更改转储（VCD）文件加载到Power Calculator中？

值更改转储（VCD）文件是描述数字逻辑状态转换的ASCII文件。 VCD文件可以由逻辑模拟工具编写。。使用VCD文件执行的功率估计比猜测工作频率有所改进，因为VCD文件反映了实际的设计行为。要在Lattice Diamond中包含用于动态功率计算的VCD文件，请从“工具”菜单...

评分

等级-LV1-ChipDebug

8年前发布28次阅读

如何在Synplify合成流程中激活重定时功能？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布15次阅读

Power Calculator中估算模式中的默认路由资源利用率是多少？

路由资源利用率值预测设计将使用的路由资源量。三个可能的值分别为高，中和低。默认情况下，Power Calculator假定路由资源利用率为中等。。您可以通过选择编辑 - >估计模式设置来更改此设置。

评分

等级-LV1-ChipDebug

8年前发布16次阅读

如何在莱迪思钻石中包含散热器信息以进行功率计算？

要在功率计算中包含散热器信息，请调用功率计算器工具。然后单击Thermal Profile按钮并选择Use Thermal Models单选按钮。。如果您知道近似的Theta-JA，请选择User Define Effective Theta-JA单选按钮，然后在Effective Theta-JA测试框中输入值。。否则进行近...

评分

等级-LV1-ChipDebug

8年前发布32次阅读

MachXO2中硬化I2C模块的特性是什么？

强化I2C模块支持以下功能：
可编程总线主机，从机模式
多主仲裁
标准模式和快速模式数据传输速率高达400 KHz

评分

等级-LV1-ChipDebug

8年前发布28次阅读

如何在PAC设计器中设置模拟时间？

为了用格子逻辑模拟器模拟设计，必须首先使用图示窗口和LoGuiBu建器顺序编辑器来输入或编辑设计。其次，应使用波形编辑器创建或编辑刺激文件。要启动波形编辑器，请选择工具>运行波形编辑器。波形编辑器将显示所有的输入信号。接下来，双击输入信号CKKYIN...

评分

上一页 1…47 484950 51…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则