Lattice-莱迪斯 FPGA 调试开发分享
Lattice-莱迪斯-ChipDebug
分享
FPGA CPLD

Lattice-莱迪斯

帖子 1890互动 1012关注 32
莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。
Lattice-莱迪斯-ChipDebug
chipdebug的头像-ChipDebugICMaker的头像-ChipDebugMIPI Display的头像-ChipDebug3名版主发布
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

lattice FPGA 下载器的线序是怎样的？

wuzhihua2等级-LV1-ChipDebug7年前发布
14410
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

LATTICE ECP5的全局时钟输入该FPGA有多少对？是否有使用限制要求？

wuzhihua2等级-LV1-ChipDebug7年前发布
16710
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug

LATTICE ECP5 SERDERS部分的时钟输入包括两对，是否可以只使用一对差分时钟实现对4个SERDES的提供时钟

chipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug7年前发布
10520
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

LATTICE FPGA的管脚作为LVDS管脚时，是否只能够使用BANK电压为2.5V？

wuzhihua2等级-LV1-ChipDebug7年前发布
7020
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

LATTICE ECP5 FPGA可以使用华邦（WINBOND）的SPI FLASH作为配置存储器吗？

wuzhihua2等级-LV1-ChipDebug7年前发布
12410
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

有没有基于LATTICE XO2 不需要晶振实现脉冲计数的方法？

wuzhihua2等级-LV1-ChipDebug7年前发布
7010
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

用LATTICE的ECP5 FPGA 通过DDR GENERIC接收问题

wuzhihua2等级-LV1-ChipDebug7年前发布
36120
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

谁能提供下LCMXO2-256HC-4SG32C 与LCMXO2-256ZE-1SG32C这两颗料的规格书及管脚定义，急，谢谢

wuzhihua2等级-LV1-ChipDebug7年前发布
8930
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

Lattice USB 3.0 HDMI视频桥接开发板问题

wuzhihua2等级-LV1-ChipDebug7年前发布
11310
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

请大神帮忙推荐一颗可以替换LCMXO1200C-3FTN256C的芯片。

wuzhihua2等级-LV1-ChipDebug7年前发布
14210
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

LATTICE CPLD XO2,XO3的EBR有什么区别？

wuzhihua2等级-LV1-ChipDebug7年前发布
18820
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

安装diamond出现无法定位输入点FlsAlloc于动态链接库KERNEL32.DLL上1

wuzhihua2等级-LV1-ChipDebug7年前发布
18730
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

有谁弄过MCU通过SSPI方式配置 LATTICE XO3 XO2 CPLD的？

wuzhihua2等级-LV1-ChipDebug3个月前回复
783150
wuzhihua2的头像-ChipDebugwuzhihua2等级-LV1-ChipDebug

lattice fpga的逻辑分析仪工具有办法reveal 支持 system verilog吗？

wuzhihua2等级-LV1-ChipDebug7年前发布
9420
yinhk的头像-ChipDebugyinhk等级-LV1-ChipDebug

LATTICE DIAMOND编译好多警告，MT529,MT246, MT4201

yinhk等级-LV1-ChipDebug7年前发布
53830
yinhk的头像-ChipDebugyinhk等级-LV1-ChipDebug

lattice FPGA 的 ddr generic 这个IP怎么用？

yinhk等级-LV1-ChipDebug7年前发布
40220
chengfeng的头像-ChipDebugchengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug

谁用LATTICE ECP3做过HDMI的设计？

chengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug7年前发布
13720
yinhk的头像-ChipDebugyinhk等级-LV1-ChipDebug

lattice Diamond 报错 logical block is unexpanded1

yinhk等级-LV1-ChipDebug7年前发布
93030
chengfeng的头像-ChipDebugchengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug

Diamond 3.9 64-bit Encryption Pack for Windows这个工具谁有？

chengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug7年前发布
9220
yinhk的头像-ChipDebugyinhk等级-LV1-ChipDebug

有谁用过LATTICE FPGA做过LVDS 7:1 吗？

yinhk等级-LV1-ChipDebug1个月前回复
13820
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug

lattice的官网好慢啊，谁能发一个diamond3.9 WIN 64版本的软件给我？

chipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug7年前发布
16210
chengfeng的头像-ChipDebugchengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug

谁有LATTICE FPGA 软件 diamond3.9的license文件？

chengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug7年前发布
9310
yinhk的头像-ChipDebugyinhk等级-LV1-ChipDebug

为啥在lattice的官网找不着crosslink的参考设计？1

yinhk等级-LV1-ChipDebug7年前发布
13830
lzh的头像-ChipDebuglzh等级-LV1-ChipDebug

lattice DIAMOND报 no clock nets in the design.

lzh等级-LV1-ChipDebug7年前发布
42510
lzh的头像-ChipDebuglzh等级-LV1-ChipDebug

怎样消除 61061045 WARNING – The SN pin is not available for use as a general purpose I/O pin when the SLAVE_SPI_PORT attribute is enabled.

lzh等级-LV1-ChipDebug7年前发布
17520
chengfeng的头像-ChipDebugchengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug

LATTICE FPGA XO3的feature row 和UFM怎样设置？3

chengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug7年前发布
35310
chengfeng的头像-ChipDebugchengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug

谁有LATTICE FPGA XO2 CPLD SSPI详细时序图吗？

chengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug7年前发布
15520
yinhk的头像-ChipDebugyinhk等级-LV1-ChipDebug

LATTICE FPGA crosslink 和 XO3 的MIPI CSI RX 参考设计在哪里？

yinhk等级-LV1-ChipDebug7年前发布
17520
chengfeng的头像-ChipDebugchengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug

LATTICE FPGA 通过Slave SPI在线升级，怎样可以将JEDEC文件转换成二进制烧录文件？

chengfeng徽章-签到达人-ChipDebug等级-LV2-ChipDebug2个月前回复
58460
1…616263跳转

分享
Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。
发布
帖子
1890
互动
1012
阅读
13.8W+
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

在手机上浏览此页面