首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 185
互动 4
关注 3
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
jenmyliu
1年前更新
12次阅读
关注
Allegro保存时会提示是否覆盖解决办法
allegro每次保存会提示是否覆盖,极为讨厌,可以在设置中将其关闭即可。方法如下:
评分
回复
分享
Ordinary
1年前更新
10次阅读
关注
我的快捷键 ALLEGRO
C:\Cadence\SPB_16.6\share\pcb\text用户变量文件的位置,通过系统环境变量设置:系统属性-高级-环境变量,其中的Home值就是env所在目录。要注意的是,这里也有两个变量,一个 是用户变量一个是系统变量,在用户变量里设置了Home之后就不需要在系统变量里再设...
评分
回复
分享
chipdebug
7个月前发布
10次阅读
关注
allegro 17.4与16.6的CMR Spacing Constraint Set差异
16.6中左侧是原对象,而侧可分别设置相对对象的间距而17.4中默认视图更简洁了如果想跟16.6一样,需要点下面的
评分
回复
分享
inner
1年前更新
9次阅读
关注
Allegro PCB Design GXL查看线长
Allegro PCB Design GXL查看线长
1首先点击页面左上角的Generaledit按钮。
2.在Find窗口选择网络。
3.然后就可以把鼠标放在要测...
评分
回复
分享
Ordinary
1年前更新
4次阅读
关注
allegro快捷键备份
allegro快捷键备份source $TELENV### User Preferences section### This section is computer generated.### Please do not modify to theend of the file.### Place your hand edits above this section.###set autosave_time = 10set autosaveset roaminc =...
评分
回复
分享
上一页
1
…
5
6
7
3人已关注
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
185
互动
4
阅读
4.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则