首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 73
阅读 429
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
ICMaker
9小时前更新
55次阅读
关注
Cadence Allegro 如何修改板框大小
1.PCB在画制的时候,如果没有很硬性的确定板子的大小,一般在初期都会设置的大一些,布完局在修改PCB板框的大小2.在Allegro中,...
评分
回复
分享
ICMaker
5小时前更新
3次阅读
关注
Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法
大家在进行Layout设计时,最重要就是导入网表,放入元器件,然后进行走线。那其中的元器件就是今天和大家分享的一点,不管是阻容...
+3
评分
回复
分享
ICMaker
5小时前更新
2次阅读
关注
Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型
当我们在进行PCB设计,最常用的两种命令就是走线(Add connect)和打孔(Add via)。通过这两个命令进行layout换层。其中在打孔...
+2
评分
回复
分享
ICMaker
5小时前更新
2次阅读
关注
Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)
上次和大家分享了Allegro中替换过孔的操作,在PCB的设计中,除了走线和过孔,还有一个重要的命令就是shape。Shape也就是我们说的...
+2
评分
回复
分享
ICMaker
5小时前更新
2次阅读
关注
Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘
上一篇文章和大家分享了关于铜皮shape的一些基本操作。我们进行铺铜是为了连接网络(焊盘、过孔等),一般都是GND或者电源网络。Sh...
+3
评分
回复
分享
ICMaker
5小时前更新
3次阅读
关注
Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置
我们在进行layout设计时,进行会遇到差分信号的layout,像USB和HDMI等,是需要控制阻抗的,那么我们在走线的时候,也需要从电器...
+6
评分
回复
分享
ICMaker
5小时前更新
3次阅读
关注
Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置
在PCB投板之前,经常会进行丝印调整。当然有的单板设计,比如手机这种高密度单板是没有丝印的。但是在绝多数的PCB上是添加丝印的...
+1
评分
回复
分享
ICMaker
9小时前更新
2次阅读
关注
Cadence Allegro如何批量快速剪断走线
问题描述:Cadence Allegro如何批量快速断走线。操作方法:1、选择菜单Manufacture——Drafing ——Delete by Rectangle,如图下...
评分
回复
分享
ICMaker
9小时前更新
3次阅读
关注
Cadence OrCAD:Net Group 使用
Cadence OrCAD:Net Group 使用软件版本:16.6-S062,装过一个Hotfix,因为早期版本中文显示有重叠的问题。先看一个从来没用过的...
+5
评分
回复
分享
ICMaker
9小时前更新
6次阅读
关注
orCAD下绘制差分对方法推荐
本次推荐一种在orCAD下绘制差分对方法,差分对的优点有很多,尤其对“时序有要求的信号对”作用更为明显,但在“原理图环境”下...
+13
评分
回复
分享
ii1397
5小时前更新
2次阅读
关注
Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置(一)
一个学习信号完整性仿真的layout工程师布局是PCB设计中比较重要的一步,一个好的布局,不仅看起来美观而且也方便后期的走线,避...
+3
评分
回复
分享
ii1397
5小时前更新
2次阅读
关注
Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装(Footprint)
一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装,在我们导入原理图网表,PCB的封装是必不可...
+3
评分
回复
分享
ICMaker
9小时前更新
2次阅读
关注
Cadence Allegro如何设置差分对
PCB布线中,有着许多需要注意的点,比如:1.高频时钟线需要蛇形走线2.有些信号线需要设置差分对,差分走线今天就来说一说如何在P...
+1
评分
回复
分享
ii1397
9小时前更新
2次阅读
关注
AXI协议为什么会有4KB的Boundary
AXI协议不允许一次突发跨越4KB地址边界的原因可能跟当时的有些操作系统规定最小的文件就是4KB有关,AHB协议的1KB地址边界限制同样很可能跟早期的操作系统限制也有关系。AXI 协议中的 4KB 限制主要体现在地址边界和突发传输方面,以下是具体介绍:4KB 边界的定...
评分
回复
分享
ICMaker
9小时前更新
5次阅读
关注
Allegro学习笔记
Find栏对象含义:Symbols:器件;Nets:网络;Pins:封装的管脚;Vias:过孔;Clines:一整段连续的电气走线;Lines:一整段连续的丝印走线;Shapes:铜皮;Voids:被挖的铜皮区域轮廓;Cline segs:一小段电气走线;Other segs:一小段丝印走线;DRC errors...
评分
回复
分享
ICMaker
4小时前更新
4次阅读
关注
Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面
最近看到关于Anti Etch的设置,因为本人之前在layout设计是使用过这个命令。后来去到别的公司就不用了,从网上看到说这个命令是...
+2
评分
回复
分享
ii1397
5小时前更新
2次阅读
关注
Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
第一步:添加版外形outline我们在放入元器件之前要有一个outline,以便于器件摆放。如果我们有结构给的图纸外形,可以按照他们的...
评分
回复
分享
ICMaker
9小时前更新
3次阅读
关注
Cadence Allegro PCB中误删封装丝印如何恢复
今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中,有些时候由于误操作删除了元件封...
评分
回复
分享
ICMaker
9小时前更新
3次阅读
关注
allegro怎么让原理图和PCB交互布线
问题描述:在使用allegro对原理图进行PCB设计时,有时为了查找元器件方便,等等其它原因,我们可以设置原理图和PCB交互布线。基...
+5
评分
回复
分享
ii1397
5小时前更新
3次阅读
关注
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域(添加Route keepout和Via keepout)
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念,也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下...
评分
回复
分享
ICMaker
9小时前更新
2次阅读
关注
Allegro PCB中如何给单个焊盘添加十字花连接属性
**Allegro PCB中如何给单个焊盘添加十字花连接属性** 在PCB常规设计下,整板铜皮与焊盘的连接方式已经在Sbapa菜单栏下的Global...
+1
评分
回复
分享
ii1397
9小时前更新
0次阅读
关注
Cadence Allegro PCB设计88问解析(二十四) 之 Allegro中互换器件的位置
一个学习信号完整性的layout工程师
在器件布局是经常会发现器件的位置相反或者错位,尤其是在一些串联电阻或者并联一些防护器件...
评分
回复
分享
ICMaker
9小时前更新
2次阅读
关注
Allegro删除shape void操作方法
Allegro删除shape void操作方法在lay板过程中,要修改已经画好的板卡,器件一直无法删除某中间层,提示无法删除,该层有shape vo...
评分
回复
分享
ICMaker
9小时前更新
4次阅读
关注
Cadence Allegro PCB中误删封装丝印如何恢复
今天教大家通过Allegro16.6版本中Refresh Symbol Instance功能更新封装。我们在设计项目过程中,有些时候由于误操作删除了元件封...
评分
回复
分享
ii1397
9小时前更新
1次阅读
关注
Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络(交换器件引脚)
一个学习信号完整性的layout工程师
在layout设计中经常会有一些mipi或者lvds等差分走线,往往都是信号的一段是主控器件,另一端...
评分
回复
分享
ICMaker
9小时前更新
3次阅读
关注
Cadence Allegro16.6 PCB检查事项
在生成光绘文件之前,需要常规检查pcb板的相关事项目录1.检查器件是否全部放置完和连接是否全部连接。2.检查Dangling lines、Via...
评分
回复
分享
ICMaker
9小时前更新
4次阅读
关注
Cadence Allegro如何快速对齐器件
Cadence Allegro如何快速对齐器件PCB设计过程中有一个环节是器件布局,器件的布局不但考虑电路的连通性,同时也考虑美观性,艺术...
评分
回复
分享
ii1397
9小时前更新
1次阅读
关注
Cadence Allegro PCB设计88问解析(二十六) 之 Allegro中快速连接近点飞线(Derive connectivity命令)
一个学习信号完整性的layout工程师
在进行设计PCB时,经常会复用之前的参考设计,或者将其中的某一模块copy过来。因为之前的设计...
评分
回复
分享
ICMaker
9小时前更新
2次阅读
关注
Allegro进行DRC检查如何定位坐标
1.进行DRC检查2.可以看到出问题的坐标,但是由于没有元器件,所以不知道具体位置在哪,可以先选择Add line,然后输入坐标即可定...
评分
回复
分享
ICMaker
9小时前更新
3次阅读
关注
Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法
1.若图形是闭合的,则可以直接用Z-Copy命令绘制,若图形不是闭合的,需要先利用Shape-Compose Shape命令将线段合成为一个完整闭...
评分
回复
分享
1
2
3
下一页
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
73
互动
0
阅读
429
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则