首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
PCB设计
帖子 155
互动 1
阅读 3221
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
超级版主
发布
全部
最新发布
最新回复
热门
精华
ICMaker
1个月前更新
205次阅读
关注
Cadence Allegro PCB设置封装库路径的方法与环境变量设置
库路径设置1.在“Setup”下拉栏下选择最后一项“User Preferences”,在“paths”中选择“Library”,里面有三个指标需要关心:...
+3
评分
回复
分享
Ordinary
1个月前更新
199次阅读
关注
Cadence Allegro 快捷键大全
Allegro主要是通过修改env文件来设置快捷键,Allegro的变量文件env,一共有2个,一个是用户变量,文件在安装目录SPB_Data\pcbenv下,一个是全局变量,文件在安装目录spb_16.6\share\pcb\text。(SPB_Data,spb_16.6为个人命名,大同小异)。通常建议修改用户...
评分
回复
分享
ICMaker
1个月前更新
109次阅读
关注
Cadence Allegro 如何修改板框大小
1.PCB在画制的时候,如果没有很硬性的确定板子的大小,一般在初期都会设置的大一些,布完局在修改PCB板框的大小2.在Allegro中,...
评分
回复
分享
wanakaka
1个月前更新
100次阅读
关注
AD20差分线等长布线的方法
AD20差分线等长布线的方法 一、 设置差分线 前提 原理图 PCB 二、 等长等距设置
一、 设置差分线
前提
差分线的设置仅仅是为了在...
+5
评分
回复
分享
ICMaker
1个月前更新
93次阅读
关注
Cadence allegro 17.4 PCB DRC检查
1、检查连接是否全部完成选择菜单 “Display—Status” 如图1-1 所示。查看图 1-1 中标记处是否为“0%”。2、检查Dangling Lines...
+2
评分
回复
分享
ICMaker
1个月前更新
91次阅读
关注
Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置
我们在进行layout设计时,进行会遇到差分信号的layout,像USB和HDMI等,是需要控制阻抗的,那么我们在走线的时候,也需要从电器...
+6
评分
回复
分享
ICMaker
1个月前更新
88次阅读
关注
Cadence allegro 17.4 怎样单独关闭各层的铜皮?
在使用Allegro进行布线的时候,如果各层的铺铜都打开的话,走线不容易看的清楚,尤其是对于多层板和多个走线层来说,大面积普通...
+2
评分
回复
分享
willansb502
1个月前更新
81次阅读
关注
信号完整性之Cadence Sigrity Power SI_S参数提取(三)
上篇文章和大家分享了S参数的一些基本定义,今天share一下S参数提取的仿真操作流程。今天介绍的是Cadence Sigrity下面的Power SI...
+18
评分
回复
分享
Ordinary
1个月前发布
74次阅读
关注
Cadence Allegro设计过孔Via教程
在PCB设计中,常用的过孔规格主要为Via8*16,Via10*18,Via12*20,Via16*24(少用),最小可做到Via8*14。这里我们的单位默认为m...
评分
回复
分享
ICMaker
1个月前更新
65次阅读
关注
Allegro show elements 或者show measure 不弹窗问题
参考allegro官方论坛的回复。https://community.cadence.com/cadence_technology_forums/pcb-design/f/pcb-design/26239/allegro-does-not-show-the-measurement-dialog-box找到您的 PCBENV 文件夹并删除 allegro.geo 文件。重新打开 Allegro 并查看 GUI 是否...
1
回复
分享
willansb502
1个月前更新
61次阅读
关注
信号完整性之S参数(六)
一、S参数简介
S参数对于仿真和信号完整性来说,可能是基础的仿真流程和知识。大家可能听过S参数、Z参数、Y参数等。S参数称为散...
评分
回复
分享
ICMaker
1个月前更新
60次阅读
关注
Cadence Allegro 软件使用技巧_导入导出DXF
Allegro中导入导入导出DXF简介:
一. Allegro导入DXF文件:
在进行PCB设计时,需要考虑结构要求,其要求就会体现在结构文件中。...
+2
评分
回复
分享
willansb502
1个月前更新
58次阅读
关注
电源完整性之Cadence Sigrity Power SI_AC阻抗仿真
之前和大家分享过电源完整性之仿真设计原理链接: [link](https://blog.csdn.net/weixin_41808082/article/details/117065140?spm...
+9
评分
回复
分享
ICMaker
1个月前更新
58次阅读
关注
Cadence Allegro:Class与Sub Class概念
在Allegro软件中,将设计的内容按照其所表达的意义分成不同的大类(Class),在Class下面细分为子类(Sub Class)。你想要在该PC...
+15
评分
回复
分享
Ordinary
1个月前更新
57次阅读
关注
Cadence Allegro元器件对齐以及skill对齐的简单方法
首先介绍一下Allegro PCB软件本身的对齐操作:
在Setup中点击Placement Edit,如下图所示:
框选需要对齐的元件(前提是Find面板...
评分
回复
分享
ICMaker
1个月前更新
52次阅读
关注
Allegro中元器件位号重排并反标回orcad原理图
前言本博文展示的操作基于Cadence 17.4,更早的版本基本操作应是一样的,细节会略有不同,注意照葫芦画瓢。一. 为什么PCB要位号...
+10
评分
回复
分享
ICMaker
1个月前更新
50次阅读
关注
Cadence Allegro如何快速对齐器件
Cadence Allegro如何快速对齐器件PCB设计过程中有一个环节是器件布局,器件的布局不但考虑电路的连通性,同时也考虑美观性,艺术...
评分
回复
分享
ICMaker
1个月前更新
44次阅读
关注
Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)
上次和大家分享了Allegro中替换过孔的操作,在PCB的设计中,除了走线和过孔,还有一个重要的命令就是shape。Shape也就是我们说的...
+2
评分
回复
分享
jenmyliu
1个月前更新
42次阅读
关注
usb3.0信号的仿真和布线设计要求
usb3.0信号速率为5Gbps,相对于usb2.0高速信号480Mbps来说几乎是10倍的增长。采用的8b/10b的编码方式,这种编码方式只有80%的效...
+16
评分
回复
分享
jenmyliu
1个月前更新
40次阅读
关注
【Cadence】Allegro16.6过孔的基本操作
1.添加过孔
allegro没有单独 放过过孔的功能,只有布线的时候 双击添加过孔。或者通过复制粘贴方式放置。
如果在铺铜上添加过孔...
+2
评分
回复
分享
ICMaker
1个月前更新
39次阅读
关注
Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置
我们在平常的PCB设计中,经常会接触到飞线这个概念,今天和大家简单整里一下关于飞线的设置。因为在刚开始画PCB时,看到别人的设...
+3
评分
回复
分享
ICMaker
1个月前更新
38次阅读
关注
Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互
作为layout工程师,首先的输入条件就是原理图,也就是常说的(原理图导出网表文件)网表文件,有硬件工程师会直接把网表发给我们,...
+6
评分
回复
分享
inner
1个月前更新
38次阅读
关注
allegro 如何屏蔽 package to package spacing
板子布局和布线都完成了,DRC report时出现package to package spacing error,由于元件密度问题,元件放得比较近,但实际是没有影响的,于是关闭
package to package spacing 检查,设置 setup->constraint->mode->design mode(package),点击off...
评分
回复
分享
ii1397
1个月前更新
38次阅读
关注
Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置(一)
一个学习信号完整性仿真的layout工程师布局是PCB设计中比较重要的一步,一个好的布局,不仅看起来美观而且也方便后期的走线,避...
+3
评分
回复
分享
wanakaka
1个月前更新
37次阅读
关注
Cadence(九)17.4规则与间距设置
目录
1.布线规则
2.NECK走线
3.差分走线相关设置
+11
评分
回复
分享
ICMaker
1个月前更新
37次阅读
关注
Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加
今天整理下PCB封装的3D 模型添加,此步骤并不是所有的公司使用,因为我们平常给器件添加一个实际的高度,就已经OK了。只不过我们...
+6
评分
回复
分享
ICMaker
1个月前更新
35次阅读
关注
Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面
最近看到关于Anti Etch的设置,因为本人之前在layout设计是使用过这个命令。后来去到别的公司就不用了,从网上看到说这个命令是...
+2
评分
回复
分享
wanakaka
1个月前更新
33次阅读
关注
AD等长设计及xSignal设置
AD等长设计
工具介绍
xSignal Wizard在单一源元件和多个目标元件之间创建xSignal。Wizard使用一种面向元件的方法识别潜在的xSign...
+17
评分
回复
分享
wanakaka
1个月前更新
31次阅读
关注
Allegro 设置Spacing间距规则汇总
废话不多说,直接上图说明:
因为allegro约束规则还是比较细致,特别是间距规则设置比较多,所以一定要搞明白。
1.差分对的对内...
+2
评分
回复
分享
inner
1个月前更新
31次阅读
关注
Allegro加密文件密码破解和解除读写导出限制
allegro自带方式加密PCB文档简单介绍下方法
1、用打开文本的方式(二进制),打开pcb文件,找到被加密的密码段,推算出密码的位...
评分
回复
分享
1
2
3
…
6
下一页
分享
PCB设计
PCB(Printed Circuit Board,印制电路板)是电子设备的核心组成部分,用于机械支撑和电气连接电子元器件。通过在绝缘基材上设计导电路径(铜箔线路)和焊盘,PCB将元器件连接成一个完整的电路系统。PCB设计是将电路原理图转化为实际可制造的电路板的过程,涉及原理图绘制、布局布线、信号完整性分析以及生产文件生成等环节。优秀的PCB设计不仅能提高电路性能,还能降低生产成本,广泛应用于消费电子、通信设备、汽车电子等领域。
发布
关注
帖子
155
互动
1
阅读
3221
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则