社区标签 FPGA-CPLD-ChipDebug-第453页

标签

FPGA-CPLD

帖子数

2.1W+

阅读量

29.7W+

等级-LV1-ChipDebug

7年前发布10次阅读

编译可能会导致Stratix V EDA仿真错误

如果您尝试编译面向Stratix V器件的设计，编译可能会失败，并显示以下错误： Error: Unable to generate the EDA simulation netlist files because the Quartus II software does not currently support gate-level simulation for the Stratix V devices 。...

评分

等级-LV1-ChipDebug

7年前发布3次阅读

ncelab：* W，CUNOTB：组件实例未完全绑定

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布3次阅读

为什么我会看到被动并行异步（PPA）或被动串行异步（PSA）控制信号的争用？

在PPA配置模式下，当仅使用一个片选输入（ nCS或CS ）时，另一个必须与有效值相关联。例如，如果使用nCS ，则CS应绑定到V CC 。在MAX + PLUS®II软件，你只能控制引脚（整组nCS ， nWS ， nRS和CS ）;你无法单独控制这些引脚。如果设计中的I / O引脚需要nCS ...

评分

等级-LV1-ChipDebug

7年前发布1次阅读

如果VCCINT或VCCIO处于逻辑地，Altera®器件的每个I / O引脚有多少电流源或吸收？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布6次阅读

如何在Quartus II 14.1及更高版本中使用Nios II芯片跟踪Lauterbach？

需要更新的Qsys组件才能将NiosII®和Nios II gen 2处理器连接到Quartus®II14.0及更高版本的Lauterbach跟踪端口。 Lauterbach跟踪接口IP仅包含在Quartus II 14.1及更高版本的Qsys中：Qsys IP目录 - >处理器和外设 - >外设 - > Lauterbach跟踪接口IP ...

评分

等级-LV1-ChipDebug

7年前发布7次阅读

Cyclone IV器件中40 MHz DCLK的典型值是多少？

对于Cyclone®IV器件，40 MHz DCLK的典型值为33 MHz。这种典型的DCLK频率对于主动串行（AS）和主动并行（AP）模式都是相同的。解决/修复方法这将在Cyclone IV器件手册的未来版本中添加到表1-29 中。相关解决方案 Cyclone®IV器件手册：已知问题

评分

等级-LV1-ChipDebug

7年前发布5次阅读

如何确定的静态电流，我的^MAX®7000B的输出引脚可以源和汇的基础上，MAX + ^PLUS®II软件和数据表中的量，？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布11次阅读

为什么我的Stratix IV设计在PMA Direct传输接口上具有高BER？

在Quartus®II11.1 SP2及更早版本中，PMA Direct传输接口的错误时序模型可能会导致硬件错误，例如针对Stratix®IV器件的设计的误码率（BER）增加。特别是，这些不正确的模型会影响在受影响的时序路径上具有低时序裕量的设计，尤其是在高温和低核心电压下。该...

评分

等级-LV1-ChipDebug

7年前发布13次阅读

错误：此频率的周期太小

当计数器大小设置为32位，没有启动/停止，固定周期和可读快照时，可以在Qsys 13.0版中看到包含间隔定时器Megacore的设计的错误。这个问题目前正在安排固定在Quartus®II软件的下一个版本。解决/修复方法要在Qsys 13.0版中解决此问题，请按照以下步骤操作：...

评分

等级-LV1-ChipDebug

7年前发布48次阅读

当我检查Stratix II GX ALT2GXB MegaWizard中的“启用字对齐器输出反向位排序”选项时，为什么字对齐器无法与同步状态机正常工作？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布6次阅读

为什么我的拾放机器在尝试安装器件时，不能将BGA封装上的焊球与器件底部区分开来？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布1次阅读

如何合并多个时序分析器输出到一个文件中运行命令行的MAX + ^PLUS®II软件时？

您可以使用type命令（来自DOS或命令提示符）或cat命令（来自UNIX提示符）将多个Timing Analyzer输出文件（ .tao ）组合到单个文件中。例如：（DOS） type < 文件名 > .tao >>< 结果名称 > .txt （UNIX） cat < filename > .tao >...

评分

等级-LV1-ChipDebug

7年前发布8次阅读

将球栅阵列（BGA）器件从干燥包装中取出后，其保质期是多久？

这些干燥包装上的标签指定了器件从包装袋中取出时的地板寿命（在工厂条件下：<30°C和<65％相对湿度）。您可以在应用说明71：处理J-Lead，QFP和BGA封装的指南中找到有关处理湿度敏感器件的更多信息。 Altera将其对湿度敏感的封装以干燥包装出货，以保护...

评分

等级-LV1-ChipDebug

7年前发布5次阅读

内部错误：子系统：CPT_GUI，文件：cpt_gui_intro_dlg.cpp，行：314无效CPT_STATUS

在打开的Quartus®II软件5.1版时，如果使用一个固定的PC许可证文件可能会出现此错误。 Quartus II软件版本5.1 SP1中已修复此问题。要下载Service Pack，请转至5.1 Service Pack 1下载页面。为避免Quartus II软件5.1中的错误，请复制下面的文本并将其粘贴到...

评分

等级-LV1-ChipDebug

7年前发布5次阅读

我如何知道是否实现了启用JTAG支持选项？

要查看您的设计是否已启用“启用JTAG支持”选项进行编译，请选中以下某个区域：在MAX + PLUS®II生成的报告文件（.rpt）以外的器件选项中。 MAX + PLUS II生成的报告文件（ .rpt ）的器件Schematic部分，作为联合测试行动组（JTAG）引脚将按名称（ TDI ， TD...

评分

等级-LV1-ChipDebug

7年前发布4次阅读

命令行DSE II编译结果在DSE II GUI中不可见

您使用Design Space Explorer（DSE）II命令行工具启动了编译或设计探索，但无法在DSE II GUI中查看结果。 DSE II GUI无法显示结果，因为未为命令行编译指定编译名称（--group-id）。解决/修复方法编辑位于项目目录中的< revision > .dse文件以添加或更...

评分

等级-LV1-ChipDebug

7年前发布2次阅读

VHDL信息：忽略用户定义的设计库< 库名 >

Quartus®II软件不再支持用户定义的VHDL预编译库（在2.1之前的版本中，您可以在“项目”菜单下的“常规设置”对话框的“VHDL输入”选项卡中声明预编译的库）。但是，VHDL包仍然可以成功编译。您可以使用Quartus II 2.1及更高版本来编译您在早期版本的Altera...

评分

等级-LV1-ChipDebug

7年前发布10次阅读

为什么Cyclone IV GX器件不支持ALTGX Megawizard中+/- 500 PPM和+/- 1000 PPM的可编程PPM检测器选项？

用于Cyclone®IVGX器件的ALTGX Megawizard™中不再提供+/- 500 PPM和+/- 1000 PPM的可编程PPM检测器值，因为它们不受支持。如果您在Quartus®II10.0或更早版本的软件中选择了这些值，并在10.0 SP1中编译了该设计，则会收到以下错误消息。错误：RX PMA元件're...

评分

等级-LV1-ChipDebug

7年前发布2次阅读

在MAX + PLUSII软件中，选择PCI Compiler MegaCore（版本0113）并输入文件名后，为什么MegaWizard Plug-In窗口会消失？

此问题是由调用MegaWizard Plug-In Java命令的wizard.lst文件中的错误语法引起的。通过执行以下步骤解决了该问题：打开位于\ Megacore \ PCICompiler_0113 \ Lib中的wizard.lst文件将“/”字符添加到PCI Compiler行命令的.jar文件名中。例：当前行命令：P...

评分

等级-LV1-ChipDebug

7年前发布4次阅读

FLEX10KE嵌入式可编程逻辑系列数据手册中图2所示的写脉冲发生器的用途是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布1次阅读

＃**错误：< Quartus®II安装目录 > /eda/sim_lib/maxii_atoms.vhd(1902）：靠近“entity”：期待：’;’

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布19次阅读

我是否使用SRAM目标文件（.sof）或Programmer目标文件（.pof）生成Jam文件（.jam）或Jam Byte-Code File（.jbc）来编程EPC2配置器件？

要创建一个果酱文件或文件JBC编程的EPC2配置器件，必须使用由MAX + PLUS®II软件生成的EPC2 POF。

评分

等级-LV1-ChipDebug

7年前发布9次阅读

为什么我在MegaWizard®生成的`LPM_RAM_IO` VHDL组件的ModelSim中进行功能性预置和布线仿真无法正常工作？

如果发生以下任一情况，MegaWizard生成的LPM_RAM_IO可能会提供不正确的仿真结果：在Quartus TM软件版本2000.05及更低版本中，MegaWizard生成的LPM_RAM_IO组件中的dio端口可以声明为OUT类型。此端口是bidir，应更改为输入INOUT 。 Quartus软件版本2000.09...

评分

等级-LV1-ChipDebug

7年前发布4次阅读

为什么我不能使用altera_avalon_epcs_flash_controller组件和Nios II版本8.1中的相关驱动程序从Nios II访问EPCS128串行闪存器件？

NiosII 9.0版增加了对EPCS128串行闪存器件的支持。如果您使用的是Nios II版本8.1，则无法使用8.1版本出厂安装的驱动程序访问EPCS128器件。如果您的版本为8.1，并且需要访问EPCS128器件，请下载此修补程序以在版本8.1中启用Nios II EPCS128支持。要安装补丁，...

评分

等级-LV1-ChipDebug

7年前发布40次阅读

为什么每个Nios II核心（Nios II / f，Nios II / s，Nios II / e）的每个指令周期不同？

占用一个以上时钟周期的指令数量由ALU及其流水线架构的复杂性决定。因此，每条指令的最小和最大周期取决于您选择的核心（Nios®II/ f，Nios II / s，Nios II / e）。 Nios II / f内核具有更大，更复杂的ALU，可以更快地执行一些指令。 Nios II / e内核具有更...

评分

等级-LV1-ChipDebug

7年前发布34次阅读

Cyclone III远程更新控制器核心从版本14.0开始是EOL

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布11次阅读

如何在不启动BASH shell的情况下（即从DOS提示符下载）将SREC文件（.srec）下载到Nios™开发板？

您可以使用nios-run实用程序将SREC文件下载到Nios开发板上的SRAM并运行它。 nios-run的可执行文件位于< Cygwin安装 > \ usr \ altera \ excalibur \ nios-sdk \ bin目录中。确保nios-run.exe可执行文件位于您的路径中，您可以像在BASH shell中一样使用...

评分

等级-LV1-ChipDebug

7年前发布4次阅读

我可以使用MAX + PLUS II软件进行边界扫描测试吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布3次阅读

当Nios II代码放在不同的内存位置时，为什么会发生错误“重定位被截断以适应：R_NIOS2_CALL26”？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布13次阅读

为什么我的Quartus®II软件编译在DSP Builder 2.0版中失败了？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

上一页 1…451 452453454 455…686 下一页跳转