社区标签 Intel/Altera-ChipDebug-第225页

标签

Intel/Altera

帖子数

7420

阅读量

8.7W+

等级-LV1-ChipDebug

6年前发布1次阅读

为什么我的^FLEX®8000器件在电路重新配置过程中发生故障（ICR）使用主动串行（AS）配置模式是什么时候？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布8次阅读

我可以从命令提示符运行Quartus®IIProgrammer吗？

是的，您可以在命令提示符下或脚本中使用quartus_pgm可执行文件单独运行Programmer。您可能需要运行Assembler可执行文件quartus_asm，以便在运行Programmer之前生成编程文件。有关quartus_pgm可执行文件的帮助，请在命令提示符处键入以下命令之一： quartus_...

评分

等级-LV1-ChipDebug

6年前发布1次阅读

错误：“ld.so.1：/ export / u1 / quartus / solaris / build_ddb：致命：libmp.so.2：打开失败：没有此类文件或目录被杀死。”

当您尝试在Solaris 2.5运行Quartus®软件版本1999.1 SP2可能会出现此错误信息。 x系统。 Solaris 2.5不支持Quartus软件版本1999.10 SP2。 x系统。 Quartus软件版本1999.10支持Solaris 2.6系统。有关您在Quartus®II软件的版本支持的操作系统，请参阅操作系统 ...

评分

等级-LV1-ChipDebug

6年前发布3次阅读

为什么我的FIFO输出停留在`X`我在^Quartus®II软件4.1版功能仿真过程中？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布5次阅读

Cyclone IV器件中的CRC_ERROR引脚是否需要一个上拉电阻？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布8次阅读

为什么我的SCFIFO almost_empty信号在仿真中仍然停留在’1’？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布5次阅读

MAX®II和MAX®IIG器件的编程器目标文件（.pof）是否兼容？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布4次阅读

为什么用户7段显示器不如Cyclone III开发板上的电源7段显示器那么亮？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布4次阅读

写入acf文件时出错<工作目录> / <文件名> .acf：错误重命名“<工作目录> /tmp0.acf”：没有这样的文件或目录。（Altera的LeonardoSpectrum，版本1999.1j，MAX +PLUS®II）

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布2次阅读

为什么在QuartusTM软件中忽略了我的外部延迟时序设置？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布1次阅读

为什么AHDL块注释没有在Quartus II Text Editor中进行颜色编码？

由于Quartus®II11.0 SP1及更早版本中的问题，使用%字符的AHDL块注释在Quartus II Text Editor中没有颜色编码。虽然注释没有正确的颜色编码，但它们被Quartus II Integrated Synthesis解释为注释。解决/修复方法要解决此注释显示问题，请使用--符号而不是块...

评分

等级-LV1-ChipDebug

6年前发布4次阅读

在许多参数化模块（LPM）函数库中使用的LPM_WIDTH参数的上限是多少？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布3次阅读

为什么SignalTap II Logic Analzyer在创建别名时附加“（1）”？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布2次阅读

我可以通过单个Active Serial（AS）编程接口对多个EPCS器件进行编程吗？

不，不支持通过单个AS编程接口编程多个EPCS器件。另一种解决方案是使用串行闪存加载器IP（SFL）。使用SFL，您可以配置相应的FPGA，然后使用相同的JTAG接口对多个EPCS器件进行编程。有关如何使用SFL解决方案对多个EPCS器件进行编程的更多信息，请参考AN370...

评分

等级-LV1-ChipDebug

6年前发布3次阅读

EPC16允许的过冲和下冲值是多少？

EPC16包含两个裸片，Altera控制器裸片和Sharp存储器。下冲和过冲受Altera芯片的限制，因为Sharp芯片更能容忍这些参数。因此，该器件可以承受-0.5V的最小DC输入。在转换期间，输入可能低于-2v，过冲至4.6V，输入电流小于100mA，周期小于20ns。

评分

等级-LV1-ChipDebug

6年前发布17次阅读

Cyclone IV器件的ALTREMOTE_UPDATE宏功能中的param []输入设置是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布13次阅读

是否有可用于列I / O的Hardcopy III PCI-X IBIS模型，而不是压摆率为3？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布5次阅读

内部错误：“（fi_）断言（new_idex！= – 1）在fitbmelu.c的第184行失败”

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布3次阅读

内部错误：子系统：GIOQ，文件：/ quartus/edt/gioq/gioq_port.cpp，行：696

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布6次阅读

CUSTOM PHY MegaWizard插件管理器不会阻止Stratix V的数据速率和输入时钟频率的非法组合

CUSTOM PHY MegaWizard插件管理器不会阻止数据速率和输入时钟频率的非法组合。如果您输入非法非法组合，在编译期间，Quartus II软件可能会生成类似于以下内容的消息： Warning: altera_xcvr_custom_phy: Simulation libraries for Mentor simulators may not ...

评分

等级-LV1-ChipDebug

6年前发布1次阅读

为什么设计助理未能报告违反规则M104的设计？

由于Quartus®II9.0及更高版本软件存在问题，设计助手可能不会标记违反规则M104的应触发规则检查的设计。对于包含具有死锁状态的有限状态机的设计，应触发规则M104。死锁状态是除了循环回自身之外没有任何转换到另一个状态的状态。计划在Quartus II软件的未...

评分

等级-LV1-ChipDebug

6年前发布1次阅读

错误：“器件’器件名称’没有JTAG属性信息”MAX + PLUS II

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布26次阅读

PowerPlay功率分析仪报告某些Cyclone V和Arria V SoC的功率不正确

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布1次阅读

在通过协议配置（CvP）设计的核心分区中是否允许任何强化器件功能？

在CvP设计中，核心分区中不允许使用强化功能。以下是必须驻留在外围（顶部）分区中的强化功能的一些示例： PLL JTAG接口部分重配置（PR）块 EDCRC块内部振荡器模块片上终端控制模块独特的芯片ID ASMI块远程更新块 Altera温度传感器硬核控制器 PCI Express的...

评分

等级-LV1-ChipDebug

6年前发布5次阅读

是否存在ModelSim®工具版本5.4e支持的最大参考波形日志文件（.wlf）？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布8次阅读

为什么在sof2flash中使用–compress选项时闪存大小不会改变？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布16次阅读

在针对Quartus II软件9.0 SP2及更早版本的Arria II GX器件系列时，是否存在与Power Play Power Analyzer中报告的电源相关的任何已知问题？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布18次阅读

为什么Arria II GX FPGA开发套件上的VCCA 2.5V电源的额定电流不符合Early Power Estimator最低要求？

Arria®IIGX FPGA开发套件使用150mA额定稳压器，用于2.5V VCCA和VCCA_PLL电源轨。 Arria II GX早期功耗估算器（EPE）将显示VCCA的最小电流要求高于150mA。最小电流要求是器件上电期间VCCA可能需要的电流程。在上电复位（POR）事件完成之前，器件可能会尝试消...

评分

等级-LV1-ChipDebug

6年前发布1次阅读

错误：< 文件名 > .v（< 行号 >）处的Verilog HDL过程分配错误：非寄存器数据类型< 信号名称 >的非法过程分配

如果你做了一个非法分配不是一个reg数据类型的信号会出现在Quartus®II软件3.0版此错误。在Verilog语言中，某些信号分配只能用于reg数据信号，而不能用于有线数据信号。虽然正确执行Verilog语言，但Quartus II软件版本低于3.0并未强制执行此有线/ reg检查。因...

评分

等级-LV1-ChipDebug

6年前发布6次阅读

当Altera®器件处于用户模式而不影响器件的操作时，我可以读取USERCODE吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

上一页 1…223 224225226 227…248 下一页跳转