首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 447
关注 130
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
14.7 SDK – 如何调试在指令集仿真器(ISS)上运行的MicroBlaze程序?
4
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
AXI互连:我在哪里可以找到ARM AXI规范?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
Vivado – 归档项目时“包含配置设置”选项的含义是什么
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC无法从NAND启动。来自u-boot的读/写数据是正确的。
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
LogiCORE IP视频缩放器 – 如何缩放隔行扫描内容?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Vivado – 错误:[EDIF 20-105]在#行或以上解析错误。 'Vivado'无法正确编写EDIF文件
1
xilinx_wiki
1年前回复
135
0
0
xilinx_wiki
2014.2 Vivado – 在Tcl控制台中更改目标仿真器后,Vivado IDE中显示的目标仿真器不会更改
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
Vivado约束 – 严重警告:[共同17-163]选项'xxx'缺少值
xilinx_wiki
7年前发布
164
0
0
xilinx_wiki
MIG 7系列 – Virtex-7 HT – 在使用flg软件包定位零件时尝试打开MIG 7系列工具时生成错误 – 无法生成自定义UI输出
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
Vivado 2014.2 FIR编译器7.1- FIR编译器在重置断言后立即断言CONFIG_TLAST_UNEXPECTED事件信号
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
2014.1 Vivado IPI – 无法将硬件导出到SDK以实现已实现的设计
1
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
LogiCORE DisplayPort – 为什么我不能定位汽车Aritx-7(XA Artix-7)器件?
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
Vivado – 如何为Windows资源管理器设置文件关联?
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
Vivado – 作业数和多线程之间有什么区别?
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
Platform Flash LX不支持0xF0 reset命令
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Zynq-7000 SoC,I2C – 运行速度超过384kHz的快速模式违反了tLOW; STA时序要求
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
Zynq-7000 SoC,I2C – 运行速度超过384 kHz的快速模式违反了tBUF; STA时序要求
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
Zynq-7000 SoC,I2C – 重复启动时I2C丢失仲裁
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
userclk和userclk2可以连接到不同的缓冲区吗?
xilinx_wiki
7年前发布
67
0
0
xilinx_wiki
JESD204 – Vivado 2013.4及更早版本 – GTP和GTH – 生产重置DRP序列可能处于挂起状态,需要重新配置才能恢复
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Vivado综合设计助手 – 帮助综合HDL属性支持 – fsm_encoding,fsm_safe_state,srl_style
xilinx_wiki
7年前发布
252
0
0
xilinx_wiki
Zynq-7000 SoC – 使用大于16MB QSPI并具有可选的就地执行(XIP)模式时的引导映像要求
1
xilinx_wiki
7年前发布
73
0
0
xilinx_wiki
Vivado IP流 – 为什么Vivado只在IP目录中提供每个IP的一个版本?
xilinx_wiki
7年前发布
26
0
0
xilinx_wiki
补丁:Vivado Simulator 2014.1补丁,用于纠正波形查看器同步问题和随后的崩溃
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
MIG 7系列DDR3 – Kintex-7 -2L / -3L – 对于工作在1333 Mbps(667MHz)以上的设计产生的400MHz的refclk频率不正确会导致实施期间出现DRC错误
1
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
Zynq-7000 SoC的设计咨询:静态存储器控制器,并行(SRAM / NOR)接口64MB配置问题
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
Vivado – 脚本“XXXX”超出了脚本执行时间。脚本执行已终止。
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Vivado-Synthesis:在实例化中重写的Verilog参数失败,出现“ERROR:[Synth 8-3438]”
1
xilinx_wiki
7年前发布
159
0
0
xilinx_wiki
Vivado Synthesis默认情况下不会将DSP48推断为常数乘法器
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Vivado Synthesis是否支持设置fsm_encoding =“user_encoding”?
xilinx_wiki
7年前发布
42
0
0
上一页
1
…
99
100
101
102
103
…
368
下一页
跳转
130人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
447
阅读
26.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则