Xilinx-AMD FPGA 开发调试分享
Xilinx-AMD-ChipDebug
分享
FPGA CPLD

Xilinx-AMD

帖子 1.1W+互动 461关注 133
赛灵思是FPGA、可编程SoC及ACAP的发明者， 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
Xilinx-AMD-ChipDebug
chipdebug的头像-ChipDebug超级版主发布
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

Xilinx FPGA AI开发工具AIE(5)—针对AI Engine进行编译11

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
1200
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

Xilinx FPGA AI开发工具 AIE(6)—用Vitis Analyzer查看AIE编译结果10

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
300
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

Xilinx FPGA AI开发工具 AIE(9)—创建一个包含PL/PS/AIE的Vitis工程（2）13

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
1100
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

Xilinx FPGA AI开发工具 AIE(13)—标量/向量处理单元5

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
300
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

Xilinx FPGA AI开发工具 AIE(14)—AI Engine API简介3

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
6200
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

Xilinx FPGA AI开发工具AIE(15)—AI Engine中的数据类型（1）2

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
1000
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

Xilinx FPGA AI开发工具AIE(16)—AI Engine中的数据类型（2）3

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
1400
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

xilinx FPGA 开发工具 Vivado log文件包含什么信息（1）12

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
4800
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

Xilinx FPGA开发工具 Vivado增量综合技术1

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
500
Harman的头像-ChipDebugHarman徽章-创作大使-ChipDebug等级-LV1-ChipDebug

为什么在Xilinx FPGA的手工布线中Pblock最好是矩形？4

Harman徽章-创作大使-ChipDebug等级-LV1-ChipDebug3年前发布
2000
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

Xilinx FPGA开发工具HLS四种方式推断出AXI4 Stream接口（1）8

senntyou等级-LV1-ChipDebug3年前发布
3100
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

Xilinx FPGA开发工具HLS四种方式推断出AXI4 Stream接口（2）7

senntyou等级-LV1-ChipDebug3年前发布
700
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

如何在Xilinx FPGA开发工具HLS中使用AXI4-Stream接口4

senntyou等级-LV1-ChipDebug3年前发布
2400
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

Xilinx FPGA开发工具Vitis Library你用了吗？5

senntyou等级-LV1-ChipDebug3年前发布
7900
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

用硬件思维描述Xilinx FPGA开发工具HLS设计9

senntyou等级-LV1-ChipDebug3年前发布
1200
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

Xilinx FPGA开发工具Vitis HLS 2022.1：如何阅读C Synthesis生成报告9

senntyou等级-LV1-ChipDebug3年前发布
4700
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

Xilinx FPGA 开发工具Vitis HLS 2022.1新特性： performance pragma3

senntyou等级-LV1-ChipDebug3年前发布
600
senntyou的头像-ChipDebugsenntyou等级-LV1-ChipDebug

Xilinx FPGA AI开发工具AIE(20)—Packet Switching（2）4

senntyou等级-LV1-ChipDebug3年前发布
1100
alienzhou的头像-ChipDebugalienzhou等级-LV1-ChipDebug

Xilinx FPGA AI开发工具AIE(19)—Packet Switching（1）10

alienzhou等级-LV1-ChipDebug3年前发布
1100
alienzhou的头像-ChipDebugalienzhou等级-LV1-ChipDebug

Xilinx FPGA AI开发工具AIE(18)—更新RTP（2）7

alienzhou等级-LV1-ChipDebug3年前发布
800
alienzhou的头像-ChipDebugalienzhou等级-LV1-ChipDebug

Xilinx FPGA AI开发工具AIE(17)—更新RTP（1）6

alienzhou等级-LV1-ChipDebug3年前发布
900
Adolph的头像-ChipDebugAdolph等级-LV1-ChipDebug

xilinx FPGA 跟I/O相关的几个tcl命令分享4

Adolph等级-LV1-ChipDebug3年前发布
1100
Adolph的头像-ChipDebugAdolph等级-LV1-ChipDebug

Xilinx FPGA开发工具Vivado Synthesis的各种流程讲解7

Adolph等级-LV1-ChipDebug3年前发布
3500
Adolph的头像-ChipDebugAdolph等级-LV1-ChipDebug

xilinx FPGA开发工具Vivado下查看芯片资源3

Adolph等级-LV1-ChipDebug3年前发布
33400
Adolph的头像-ChipDebugAdolph等级-LV1-ChipDebug

Xilinx FPGA 功耗评估工具 XPE中的routing complexity怎么填？1

Adolph等级-LV1-ChipDebug3年前发布
1800
Adolph的头像-ChipDebugAdolph等级-LV1-ChipDebug

Xilinx FPGA开发工具 Vivado机器学习策略怎么用7

Adolph等级-LV1-ChipDebug3年前发布
2200
comehope的头像-ChipDebugcomehope等级-LV1-ChipDebug

FPGA CPLD 设计工具 Xilinx ISE 使用详解.pdf

comehope等级-LV1-ChipDebug1年前回复
3420
xilinx_wiki的头像-ChipDebugxilinx_wiki等级-LV2-ChipDebug

LogiCORE IP对象分段 – Vivado 2013.1和更新工具版本的发行说明和已知问题

xilinx_wiki等级-LV2-ChipDebug7年前发布
2300
xilinx_wiki的头像-ChipDebugxilinx_wiki等级-LV2-ChipDebug

XILINX FPGA大位宽加法运算怎样实现才高效？3

xilinx_wiki等级-LV2-ChipDebug9个月前回复
87600
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV4-ChipDebug

vivado 2019.2 在ubuntu20.04 上安装到最后阶段时卡住的解决办法!1

chipdebug徽章-创作大使-ChipDebug等级-LV4-ChipDebug3个月前回复
26221
1…910111213…368跳转

分享
Xilinx-AMD-ChipDebug

Xilinx-AMD

赛灵思是FPGA、可编程SoC及ACAP的发明者， 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
帖子
1.1W+
互动
461
阅读
27.4W+
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

在手机上浏览此页面