首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
VRTEX-7 GTZ收发器- PLL设置参数CORECNTLN〔10〕在GTZ用户指南表2-5中不正确,UG47 8V2.0
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
LogICORIP视频缩放器,软件驱动程序V4.03. A-视频缩放器软件驱动程序V4.03.补丁下载
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
LogICORIP视频缩放器,软件驱动程序V4.02 .-为什么SDK在使用视频缩放器V7.01.A时找不到视频缩放软件驱动程序V4.02. A?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
VIVADO综合——为什么Xilinx IP不能完全变平?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
在2013年5月12日之前生成的许可证-VVADOODAddioTyValx许可文件缺少“Prim前方”特性。
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
[ViVADO-121411]不能设置端口的站点属性,DP负引脚极性失配
xilinx_wiki
7年前发布
88
0
0
xilinx_wiki
14.5 ZYQ-7000 SOC AP影响-NANDProgram要求板处于JTAG模式
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
LogiCORIP视频缩放器V7.00,软件重置不工作
xilinx_wiki
7年前发布
48
0
0
xilinx_wiki
LogICORIP视频去隔行器V2.00 .A算法模式选择文档通过GPPH-DETIN模式[2:0] 1和2反转
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
AXI互连V1.06A -不能实现GUI的窄突发支持
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
ViVADO我如何锁定或修复我的设计引脚到VIVADO实现的选择?
xilinx_wiki
7年前发布
35
0
0
xilinx_wiki
在Windows 7的映射驱动器上安装-显示“可用磁盘空间:0兆字节”
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
影响13×14,X平行电缆IV被认定为电缆III。
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
JESD204B V4.0-更新7 FPGA GTX、GTP和GTH的RX缓冲区设置
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
JESD204B V4.0-替换VIVADO 2013.2中GT包装机的更新程序
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
SPARTAN-6 BUFIO2的设计咨询,鸿沟=2期
6
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
临界警告:[设计程序20-1280]找不到模块”。此模块将不读取XDC文件。
xilinx_wiki
7年前发布
57
0
0
xilinx_wiki
影响,7系列-当配置SSET器件SARTUPCLK必须设置为JtagClk,以避免在SLR启动之间的延迟
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
14.5 EDK,AXI以太网V3Y01YA -丢包后的数据包不能通过AXIXEthernet/AXIZMA DMA传输
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
如果视频的输入、输出和光圈是2048或更大,使用视频缩放软件驱动程序,为什么视频缩放器停止接受输入视频?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiLogDePalPosiv3.2-仿真错误-当目标为ARTX-7时测试失败
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
ViVADO约束-临界警告:[普通17-55 ] ‘StIsField’期望至少一个对象
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
2013.1 – Vivado写的比特流导致错误/临界警告,因为块RAM没有用ELF文件填充。
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
ZYQ-7000 SOC PCAP DMA-加密传输挂起时,FSBL正在尝试加载损坏的PS应用程序分区图像
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
VIETEX-7HT FPGA GTZ收发器-VMGTZAVCC和VMGTZVCCL用于初始ES硅
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
ZYQ-7000 SOC设计咨询——为什么一个与ES硅一起工作的设计现在不能用硅生产来启动?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
14.5—EDK-I/O模块在AXI IP边界附近引起冲突
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
时钟-如何连接BUFR用于旁路模式
1
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
VIVADO综合支持使用Reg声明支持二维数组初始化吗?
xilinx_wiki
7年前发布
189
0
0
xilinx_wiki
7系列GTZ向导V2.6- TxResteSeln/RxResteleN[8:0]值不正确地设置为14.025 Gb/s线率和212.5 MHz参考时钟
xilinx_wiki
7年前发布
7
0
0
上一页
1
…
132
133
134
135
136
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则